[参考译文] TPS65219：断电序列-抗尖峰脉冲时序

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1284914/tps65219-power-down-sequence---deglitch-timing

我有兴趣将此 PMIC 与 AM64x 处理器配合使用。 具体来说是 TPS6521901版本。 此产品的可用文档中似乎存在相互冲突的信息或不明确的内容。 我想将我的问题分成几个部分：

1. 我正在尝试了解发出关闭请求到 TPS6521901实际开始断电序列之间的延时时间。
   
   
   1. 在第11页的图4.6中、应用手册"使用 TPS65220或 TPS65219 PMIC 为 AM64x 供电"(SLVAFE9.pdf)显示了" tDEGLITCH=8s "。
      然而、根据 TPS65219的数据表："10.3.1a tDEGLITCH 故障检测欠压(UV)和短接至 GND (SCG)的抗 尖峰脉冲时间"、这似乎表明 TDGLITCH 仅适用于欠压而不适用于关闭请求？
      
      
   2. 在 TPS6521901的技术参考手册中、断电周期图显示了标记为" tDEGL_OFF "但技术参考手册或数据表中均未定义此值
      
      
   3. 根据数据表、"如果 EN 输入低于信号的 VIH-阈 值或负载断开、 tDEGL_EN_FALL "且数据表指示  tDEGL_EN_FALL = 70us
      但是、技术参考手册或应用手册中未提到该阈值。
      
      
2. 我正在尝试确认当 VSYS 消失时 PMIC 是如何管理断电序列的。 在所有断电序列中都有一个关闭请求、PMIC 在 VSYS 之前会关闭所有电源轨、但当 VSYS 意外关闭时会怎么样？  根据技术参考手册、将 EN_PB_VSENSE 配置为"启用"(而不是作为 VSense)。 因此、 当数据表显示"7.3.2断电时序控制、关闭请求或关断故障触发断电序列"时、我知道这是指"根据配置而定"、因为它可以是其中之一、但不能同时是两者？ 它既可以 是使能/关闭请求 、也可以是 VSense 的关断故障？
   
   TPS6521901没有启用 VSense、但即使启用了 Vsense、也建议您 监测从前置稳压器到 VSYS 的功率、但当只有 VSYS 可用且前置稳压器是非板载时、建议使用哪种方式？
   
   
3. 有关丢失信息的单独注释：
   TPS6521901的技术参考手册中说明了  EN_PB_VSENSE_DEGL 值  0x0 "短路(如果配置为 EN 或 VSENSE、典型值为120us)"
   另一方面、数据表中显示" 0h =短路(如果配置为 PB、典型值为200ms) 1小时 =长(如果配置为 EN 或 VSENSE、典型值：50ms)"
   数据表未指定在配置为 EN 的条件下0h (0x0)的描述