[参考译文] TPS65217：PMIC 断电行为偏差

您好、Simon、

1. 您能否共享原理图和布局？ 如果需要文件共享、我可以设置私人消息。
   
   
2. 您如何启动断电操作？ 在 PMIC_PWR_EN 被拉至低电平之前 SYS_VOUT 下降。 在这种情况下、是否有意通过 UVLO 断电？
   
   
3. 当您首次看到 PGOOD 和 WAKEUP 信号下降(在衰减行为开始之前)时、SYS_VOUT 电压是多少。

此致、

詹姆斯

您好、James：

感谢您的回复。 你的第二点是一个很好的问题。 我正在通过关闭电源测试断电序列。 使用 RTC 将 PMIC_PWR_EN 拉低(通过 CLI 工具)可修复上述两个问题。

根据新波形、我遇到了两个需要关注的问题。

在 NWAKEUP 和 PWR_EN (未在此处捕获)之前约1ms、VDDS_DDR (DCDC1)开始下降。  根据 TPS56217数据表的图4、这些信号应进行时间校准。 上电时、VDDS_DDR 在 NWAKEUP 之前上升了约1ms。 上电或断电行为是否令人担忧？

2.我看到 VDDSHV_3P3V 下降沿有一点起伏。 我认为这不是由任何外部电路导致的。  这是否令人担忧？

非常感谢！

您好、Simon、

1) 1)您的 PGOOD 和 WAKEUP 信号的上拉源是什么？

2)输出中的这个凸点不应来自 PMIC、因为此时器件已断电。 我会再次确认没有外部器件会影响输出节点的电压。

此致、

詹姆斯

PGOOD 和唤醒被上拉至 SYS_RTC_1P8V (LDO1)

2.会的。

您好、Simon、

感谢您确认上拉源。

VDDS_DDR (DCDC1)在 NWAKEUP 和 PWR_EN (未在此处捕获)之前大约1ms 开始下降。  根据 TPS56217数据表的图4、这些信号应进行时间校准。 上电时、VDDS_DDR 在 NWAKEUP 之前上升了约1ms。 上电或断电行为是否涉及？

只是为了澄清一下、在该测试中、您使用了 PMIC_PWR_EN 触发断电？ 如果是这种情况、那么我不确定 DCDC1是如何在 PWR_EN 之前1ms 开始关断的。 DCDC1稳压器应处于可运行状态、直到 PWR_EN 被拉低并被内部电路检测到。 根据上面的措词、听起来 DCDC1在发生断电触发之前正在断电。

我认为 nWAKEUP 信号仅在触发唤醒事件时由 IC 拉低。 故障条件或断电触发器不会导致内部 nWAKEUP FET 将引脚拉低。 nWAKEUP 上的1ms 延迟更可能是因为上拉源在断电序列中被停用。

此致、

詹姆斯

因此、如果 NWAKEUP 被拉到 LDO1、则在 DCDC1之后下降是可以接受的？ 这与此处所示的时序相反方向不匹配。 如果这是可以接受的、则时间问题得到解决。

这就是我所说的 PWR_EN 下降的含义。 她说这话,心里有点失落。

棒极了。

至于我在上面捕获的凸点、您认为它会导致 PMIC 或 AM355x 处理器出现问题吗？