[参考译文] LM5177：高侧 Vgs 振铃

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LM5177

大家好、

我们有一个在降压模式下运行的高侧 MOSFET 的 Vgs 波形、但发现在导通过程中有一些振铃。工程师担心压降可能会导致高功率耗散、因为电压低于 Vgs (th)和 VGP。

您能否解释振铃的根本原因、评论是否存在任何潜在风险并提供解决此问题的解决方案？谢谢！

CH1：HS MOSFET 的 VGS (通过差分探头)

通道2：开关节点

此致、

谭婷

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Sam、您好！

这种振铃似乎是由快速变化的开关节点以及布局中的寄生电感和电容造成的。通常、会由于此类振铃而存在寄生导通风险。因此、您需要减少系统中的寄生效应(通常这意味着布局变化)、或者需要减慢开关节点中的变化。这通常可以通过通过栅极电阻器减慢低侧开关的导通速度来实现。

此致、
布里吉特

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Brigitte：

有两个栅极电阻器。您能指导我们什么时候增加高侧栅极电阻器或低侧栅极电阻器吗？
感谢您的支持！

此致、
谭婷

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

丁老师、您好！

如果栅极电阻器增加、导通和关断时间会变得更长。对于振铃、最重要的解决方案通常是采用良好的布局、因此如果您计划进行下一次电路板修订、请确保减少从开关节点到栅极线路的寄生耦合。

再次查看上面的测量值后、我对您看到的振铃感到有点困惑。高侧 MOSFET 的 GS 已经变为高电平以使 FET 导通、但随后在开关节点变为高电平时再次突然拉至低电平。这对我来说有点奇怪。我预计当开关节点变为低电平时、某个东西会被拉低、而当开关节点变为高电平时、这个东西会被拉高。我迷路了

。您能为我再次检查信号吗？此致、布里吉特

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Brigitte：

我已经确认他们对波形使用尖端和接地筒方法、并认为更好的布局更改可以改善栅极布线的寄生效应、从而减少振铃。
对于这种情况、我们想知道另一个原因是 MOSFET 产生的米勒平坦效应。如果是、我们如何确保开关操作没有潜在风险、以及如何添加缓冲器或阻尼元件(添加了 RC 缓冲器和栅极电阻器)？谢谢！

此致、
谭婷

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Sam、您好！

我很抱歉,但我不确定你在寻找什么。审查 EVM 的原理图可能有帮助吗？ LM5177EVM-HP 评估板| TI.com

此致、
布里吉特

电源管理（参考译文帖）(Read Only)