[参考译文] TPS650864：TPS6508641RSKT PMIC 原理图审阅

尊敬的 Ashish：

我复查了您的原理图。 以下是我的反馈：

• BUCK3针对470uH 电感器进行了优化、这是 LX3的建议电感值。 如果您计划使用240nH 电感器、请运行额外的稳定性测试。
• BUCK5是连接到 CTL4的默认上电序列的一部分。 您将需要在输出端具有适当的无源元件、包括电感器和输出电容器、以确保输出稳定(即使您没有计划将 BUCK5连接到负载)。
  • FB5需要连接到输出电容器
• CTLx 引脚看起来未连接到外部开漏。 如果将所有 CTLx 引脚上拉至3.3V、则需要使用无源器件组装负载开关 A1、B1和 B2的输出。 您还将需要填充 LDOA3的输出。 这是因为如果 CTLx 输入被拉高、这些电源轨将被激活。
  • 如果您计划将一些 CTLx 引脚连接到 GND 以保持某些电源轨处于停用状态、则仅在无源组件处于停用状态时才可以从这些电源轨中移除。
  • 如需全面了解 TPS6508641电源序列、请参阅  图8-11 在 数据表。 所有有源电源轨都需要输出元件、以避免出现电源故障情况。
    
    

如果您有任何进一步的问题、请告诉我。

此致、

詹姆斯

尊敬的 Ashish：

这种建议的顺序是为了在上电期间尽可能降低 LPD 上的电流消耗。 TPS6508641不严格遵循此序列、因此上电时电流消耗可能会稍微增大、但 PMIC 可以处理这种差异。 据我所知、FPGA 数据表中显示的序列是最佳顺序、但不是必需的。

总体而言、TPS6508641的设置应该不会出现功能问题。

此致、

詹姆斯

尊敬的 Ashish：

我认为这不会给您的设计带来问题。 在我们的 EVM 上、DRVH 在经过 IC 的短布线后通过过孔进行布线是类似的。

此致、

詹姆斯

尊敬的 Ashish：

SW 节点的宽平面应该没有问题。 最好为 SW 节点提供短而宽的布线。 在 EVM 上、由于我们选择了处理其他布线和元件放置的方式、SW 覆铜更薄。 如果您可以使输出指示器和电容器更靠近 IC、则可能会在 SW 节点中使用一些空间、因为该 EVM 即使在初始迹线宽度更薄的情况下也能工作。

此致、

詹姆斯

尊敬的 Ashish：

浏览过布局后、一切看起来都不错。 我们已经讨论了 DRVLx 路由、我认为即使不在顶层、也应该使用这些路由。

此致、

詹姆斯