[参考译文] UCC20225-Q1：动态死区时间

尊敬的 Andrei：

虽然我没有要分享的原理图、但 PMOS 电流镜听起来似乎正确。 我想您只需将其视为能够测量输出电流的0.7V 电源即可。

最大理论值应该是5us、但这不是我测量的值。

电流采样是瞬时的、而不是平均值、这会产生噪声灵敏度。 不过、它会为您的应用提供良好的带宽。

为什么要动态调整死区时间？

此致、

肖恩

DT 范围为100ns 至3us。

建议的原理图如下所示。 您能否提供 f (i)函数？

再次感谢、

Andreie2e.ti.com/.../UCC20225.pdf

尊敬的 Andrei：

我无法访问具有该级别详细信息的仿真模型。 但是我听说过客户在汽车要求禁止电阻器尺寸超过300k 欧姆时使用此引脚上的电流镜。

3US 可能是此设备的一个雄心勃勃的目标。 我建议在设计 PCB 之前订购 EVM 并测试该原理。

此致、

肖恩

谢谢 Sean、

正如数据表中未记录的那样、您能否内部询问是否有一个公式将 DT 确定为拉电流的函数？

因为测试它并将其视为黑盒是不安全的、因为可能用于测试 IC、而其余的器件则不工作。

再次感谢、

安德烈

尊敬的 Andrei：

我们的专家 Sean 目前不在办公室。 我们会尽快与您联系。 感谢您的耐心和理解。

此致！

普拉蒂克

Andy、您好！

感谢您的回答。 我自己做了这个计算。 我现在的所有反馈都确认了数据表中的一段而不是更多。

我想了解内部拓扑是什么。 我可以假设 DT 是电流的函数(一个对内部电容器充电和放电的电路、此时输入转换恰巧产生线性延迟和一个具有基准电压的比较器)。 现在、如果相同偏置电压的一小部分用作比较器电压基准、则可以通过外部电阻器设置电流、因为采用比例式设置可能无关紧要。

现在、如果它只是一个电流和一个内部电容值(我希望是这个值)的函数、这对我很好、因为如果外部电流是准确的(电路在0.8V 以下工作、电流镜就是这种情况) DT 在时间上也是准确和一致的。

因此、您能否确认 DT 仅取决于通过 DT 引脚提供的电流、而不取决于该~0.8V 偏置电压(或温度或其他因素)？ 我不在乎是否需要修整、只是为了在工作温度范围内保持一致。

期待您的反馈、

此致、

安德烈

尊敬的 Andrei：

总 DT 会受栅极驱动器偏置电压、温度和工艺变化的容差影响。 但是、偏置电压容差和所有其他误差都包含在电气特性表中列出的 DT 容差中。

利用下面的这些附加电阻器值和容差、您可以假设电流范围内的 DT 容差已经考虑了温度和工艺变化：

• RDT = 10k Ω
  • 最小值= 80ns；典型值= 100ns；最大值= 120ns
• RDT = 20k Ω
  • 最小值= 160ns；典型值= 200ns；最大值= 240ns
• RDT = 50k Ω
  • 最小值= 400ns；典型值= 500ns；最大值= 600ns

此致、

安迪·罗布勒斯

Andy、您好！

因此、这意味着变化是线性的、并且当电阻器超出容差时、变化为+-20%。 我的问题仍然存在、它与内部拓扑有关(因为数据表中不推荐使用外部控制电路)。

为了简化、外部电流控制(而不是使用从偏置电源汲取电流的电阻器)将恶化或将改善该容差？

如果不是很难、可以问一下芯片设计师吗？ 也许这还有助于其他希望使用此功能来提高开关效率的用户。

再次感谢、非常感谢您的支持、

此致、

安德烈

尊敬的 Andrei：

是的、DT 与电阻呈线性关系、这会直接转换为与电流呈线性关系。

我们通常不公开共享栅极驱动器的详细内部电路。 由于没有使用您尝试实现的控制电路来表征栅极驱动器的特征、我们必须使用我们可以获得的数据。 根据这些信息、我们可以看到基于电流控制的容差和基于电阻器的容差是相同的、因为它们只会考虑栅极驱动器内部误差/容差/工艺变化。

此致、

安迪·罗布勒斯