[参考译文] LM7480-Q1：Dgate 信号

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LM7480-Q1

大家好、我使用 LM74801QDRRRQ1作为"仅限理想二极管"配置。

我根据数据表中的图9-2准备了原理图。

EN/UVLO 引脚连接到 VS 引脚、VS 引脚连接到 Q1和 Q2的漏极。

VS 和 CAP 引脚之间的电容为100nF。

我的问题是、当负载未连接到 Vout 或负载小于1A 时、Dgate 信号(根据 Q1源)会随机降至零伏。

我的原理图如下：

以下是示波器屏幕 DGATE 引脚到引脚：

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

以下是示波器屏幕 DGATE 引脚到引脚：

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ilgin：

输入电源上是否存在电源电压纹波。当 C 引脚电压大于引脚电压时、DGATE 关断以阻止反向电流。

尝试在靠近 IC 的 A 到 GND 和 C 到 GND 之间添加去耦电容器(0.1uF)、以检查问题是否解决。

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、实际上 A 和 VSNS 引脚附近有六个电容器、C 引脚附近有同样多的电容器。

我将 EN/UVLO 引脚连接到 VSNS 引脚、问题似乎消失了、但我这样做只是为了测试。

问题是否与 EN/UVLO 引脚有关？

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ilgin：

是的、如果 EN/UVLO 为低电平、则 DGATE 将关闭。

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

实际上、 EN/UVLO 不是低电平。因为 Vin：28V、而且即使 Dgate 引脚处于低电平、EN/UVLO 引脚也是 MOSFET 的28V-Vbodydiode

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ilgin：

如果 EN/UVLO 连接到 FET 漏极 VS、则 DGATE 应在电压大于 V (UVLOR) = 1.231V 时保持导通。

如果满足以下条件、则 DGATE 应保持开启、

请检查在 DGATE 关闭时是否违反了上述任何条件。

电源管理（参考译文帖）(Read Only)