This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ40Z50:硬件保护时序

Guru**** 2602245 points
Other Parts Discussed in Thread: BQ40Z50

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1270942/bq40z50-hardware-protection-timing

器件型号:BQ40Z50

您好!  

客户在设计中使用 BQ40Z50、看到过流事件和激活保护(BQ 处的 CHG/DSG 信号变化)的延时为300-400us。 他们预计 tDetect 延迟为160us、但他们看到的却是这两倍。 它们将保护的时间偏移设置为0秒。

这是预期行为吗? 有任何关于如何缩短从事件到保护的时间的建议?

谢谢。

泰勒  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler:

    提供了一个常见问题解答、其中讨论了硬件和固件保护之间的差异、它可能有助于回答您的问题。 您可以在 BQ40Z50的主页常见问题解答页面上找到相应内容: https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1106884/faq-bq40z50-faqs

    数据表中定义了必须考虑的所有硬件保护增加了一个延迟。

    此致、

    怀亚特·凯勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Wyatt、  

    是的、我曾提到"[FAQ]硬件和固件保护之间有什么区别?"  很有帮助。

    不过、我希望在这里获得更具体的支持。 根据该常见问题解答、我预计会延迟160us、但客户看到300-400us。 您能帮助我理解它是什么吗?

    '当设置 BQ 硬件保护(ASCC、ASCD)上的时序时、已观察到已编程时间与测量时间之间存在300US-500us 的固定时间偏移、表明 BQ 需要触发保护。 即使我们将其编程为0秒以进行保护、在过流事件和激活保护(BQ 处的 CHG/DSG 信号变化)之间也观察到300us-400us 的延迟。 我们预计 tDelay 为160us "

    泰勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler:

    您能否共享显示行为的.gg 文件和范围捕获? 如果它们具有大栅极电容、则可能需要更长的时间才能实际看到电流从 ASD 事件关闭。 我们给出的延迟是电量监测计开始打开 FET 时的直接反应时间。

    此致、

    怀亚特·凯勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请查看所附的.gg 文件和两个范围捕获

    • ASCD 24.7A 916delay.png 对应于附加的.gg 文件
    • ASCD 24.7A 0DELAY.png:对应于相同的.gg 文件、但 ASCD Threshold2 (第384行)设置为04 (十六进制)
    • C2 (红色)布线表示来自 BQ40Z50的 DSG 信号
    • C4 (绿色)线迹表示连接

    e2e.ti.com/.../BQparameters-20230815.gg.csv

    ASCD 24.7A 916延迟

    ASCD 24.7A 0delay.png

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler:

    根据他们在共用的.gg 文件中的设置、AFE 控制寄存器为0x72、用于指示设置 SCD 双精度位(在默认设置基础上进行修改)、因此、他们似乎打算增加延迟。

    在此基础上、我认为结果可能接近预期值、假设硬件保护阈值的误差为10%。 它们是否触发了 ASCD 1或 ASCD 2?

    此致、

    怀亚特·凯勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复 Wyatt。 它们的栅极电容为2nF。 对于这个设计、这被认为是大电容还是小电容?

    来自客户:

    它旨在设置 SCDdx2位。 当 ASCD 阈值1和2设置为0xF4时、ASCD1的预期延迟为1830us、ASCD2的预期延迟为916us (下图)。 由于阈值相同、因此应触发 ASCD2 (较低延迟)。

     

    上限为916 + 916 * 10%+ tDetect = 1168us。 我们测量的值为1552us。

    同样、当将 ASCD 阈值1和2设置为0x04 (预期~瞬时触发)时、我们测量的延迟为578us (再次高于0 + tDetect = 160us)。

    对于触发延迟增加的原因、您有什么见解吗?

    泰勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler:

    它似乎与期望不一致。 他们是否可以尝试再次上传默认 SREC 并使用基线设置进行测试?

    有时、TRIM 闪光灯可以因意外而编辑并导致问题、它是保留位。

    此致、

    怀亚特·凯勒