This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5117:PSpice 仿真收敛失败

Guru**** 2524550 points
Other Parts Discussed in Thread: LM5117

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1271663/lm5117-pspice-simulation-failed-to-converge

器件型号:LM5117

您好!  

我将使用 LM5117设计一种输入=48V、输出=36V、0.7A 的降压电路。 我从 webench 获得了原理图设计。  

我在 PSpice for TI 中构建了同一个电路。 但它无法收敛。 启用自动融合。 有什么想法吗?  

 e2e.ti.com/.../7077.LM5117_5F00_25W.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    周老师你好!  

    加载 DSN 文件时收到错误消息。 我正在使用 Cadence Allegro Ver 17.4。   

    通常、这种类型的收敛误差是由 MOSFET 模型引起的、而不是由 LM5117模型引起的。 您是否要使用电压控制的理想开关而不是 MOSFET,并检查该器件型号是否工作正常?  

    - EL