我想在空间受限的设计中将 LM7310用作理想的二极管。 我不需要以下任何内容：
我认为在以下设计中可以建立一组最低限度的连接是正确的：
所有其他引脚( EN/UVLO ，PG， PGTH ，dVdT 和 DNC)全部保持断开状态，如此悬空。
数据表在针对 EN/UVLO 的表5-1中显示"不要悬空"、但在第7.3.2节中、显示"欠压保护的默认锁定阈值为 VUVP、该阈值 在内部固定"。 这与您如何使用该默认设置有些矛盾？
此外、我希望检查保持 PGTH (引脚4)断开以保持悬空的情况是否可行。
谢谢 Patrick。 这会令人失望、因为 EN/UVLO abs_max 我无法连接到 VIN (应用：4V 至7.5V)、并且分压器显著增加了理想二极管电路的结果尺寸。
只是为了澄清一下、它需要一个分压器、而不是能够仅使用一个360k 上拉电阻器？ 建议运行条件表中的注2表明这可能没问题、还是分压器的顶部电阻不应小于350k？
您能根据我有限的需求推荐一个替代方案吗？ 对于高达5A 的额定电流和高达7.5V 的电压、我只需要理想的二极管功能(快速响应、例如<= 1.5us)。
总之、与此器件的最小连接集为：
引脚3、7和10保持悬空。 其他一些线程建议将 PGTH 保留为悬空状态、但我更喜欢这种方法。
忽略任何输出电容器、EN/UVLO 电阻器(0402)使 2mm x 2mm 的紧凑型解决方案增加了约50%。
由于 PG 为开漏、因此如果这样做可以更轻松地进行布线、那么将其连接到 GND 是没有问题的、如右侧所示。 这不是一个要求,所以不是最小连接集的一部分。
令人遗憾的是、LM7310器件在芯片中未包含高阻上拉电阻、无需使用外部上拉电阻。
我认为这款芯片采用 SC70-3封装、集成 EN/UVLO 电阻、是一款奇妙的简易产品、并具有极好的市场吸引力。
Chris、您好！
LM73100是我们可满足您要求的最佳解决方案。
下一个最佳选择是 LM74700-Q1 +外部 FET、但 与 LM73100相比、这将是一个更大的解决方案尺寸
