[参考译文] UCC14240-Q1：hv 栅极驱动应用中的栅极电容

您好！

以蓝色文字回答您的问题。。。

问题1：  此处显示芯片下方没有覆铜、因此我假设我们要使用 PCB 拼接电容器、那么我们应该仅在器件一侧使用覆铜、但仍靠近覆铜以减小环路面积、对吗？

• "芯片下方没有铜"、实际上是指需要保持额定隔离电压并保持表层的爬电距离/间隙。

问题2：  例如、在三相逆变器的半桥配置中、我们将具有类似 UCC21750和14240的器件、其中次级侧向上和向下浮动、地址为 close 10V/ns、我假设这种拼接电容器建议不适用、是这样吗？ 我被告知、减小浮动发射极/EMC 的铜面积是降低 src 的最佳选择。

我认为由于初级/次级接地之间的微小耦合而产生的 EMC 不会 至少在高侧产生差异、是这样吗？

我的理解是、如果在高侧安装焊缝电容器  

• 对于半桥结构(例如三相逆变器)、出于您提到的原因、大多数设计人员选择不在初级 GND 和 SW 节点之间使用电容耦合。 SW 节点会上下浮动(通常比10 V/ns 高得多的 dV/dt)、并且 PGND 相对固定。 通过电容耦合这两个节点、可以让很大的交流电流通过 ISO 隔离栅。

问题3：  我们是否应该考虑在任何 HV 栅极驱动应用中使用层间缝补电容？ 或者、此应用是否免除缝补盖是一个好主意。

• 可以将层间 PCB 拼接帽应用于低侧。 在这种情况下、会电容耦合初级和次级 GND、并且应该没有/很少 CM (共模(交流电流流动)。 在降低偏置转换器产生的 CM EMI 时、应注意变压器上的初级到次级隔离电容。 在最好的情况下、该电容会在20pF 或更高至几 pf 之间变化。 UCC14240的 CISO 为~3.5pF。 这里 是讨论此主题的最新 TI 设计说明。

此致、

史蒂夫