This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS54040A:PWRGD 合成器输出电压

Guru**** 1624225 points
Other Parts Discussed in Thread: NE555
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1261746/tps54040a-pwrgd-comperator-output-voltage

器件型号:TPS54040A
主题中讨论的其他器件:NE555

大家好。 在 DS 中、我仅发现 处于活动状态时 PWRGD 具有50R (典型值)的导通电阻。 但由于漏极开路输出 、  如果 PWRGD 置为低电平、那么输出端仍有最低电压电平。

我的应用以24V 输入电压、5V 输出电压、ca 100mA 输出电压、 -25……+85°C 运行。 PWRGD 将连接到 RESET 引脚上的 NE555计时器、在最坏情况下、该计时器需要<= 0.3V 才能激活复位。

有人知道我是否可以在 PWRGD 输出上仅使用50R 来计算电平、或者是否有任何其他限制?

THX 和 KR TOM

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    只要在10k 和100kΩ 的值之间有一个上拉电阻到5.5V 或更低的电压源,内部 FET 导通时 PG 引脚上的电压可以计算为:50欧姆/(50欧姆+上拉电阻)* Vsupply。 如果上拉电阻为10k Ω 且 Vsupply=5.5V、VPG=2.7mV、远低于0.3V。

    此致、

    鸿嘉