[参考译文] BQ76952：DSG FET 不'不保持启用状态。

尊敬的 Simo：

我想跟你仔细检查一下这件事。 PACK+是否定义为电池组顶部？ 通常、BAT+用于电池顶部、PACK+是负载的正端子。 如果您可以发送稍大的原理图照片、那么能够看到 VCx 引脚的完整输入可能会有所帮助。 我只问这个问题、因为我希望确保您的 FET 在发生意外时都不会被反向偏置。

当 DSGTEST 闪烁时、导通、关断和再次导通之间的编程延迟有多长？ 此外、您在 load+节点上的负载是多少？ 器件可能由于低电流而进入睡眠模式、然后启用 Settings：FET：Chg Pump Control[SFMODE_SLEEP]、这样可确保 DSG 电压大约比其源电压高1V 至2V、从而尽可能减少电流流动。 您能否确认当 DSG 引脚发生故障时在 DSG 引脚上观察到了什么电压以及0x7F FET Status 寄存器是否显示 DSG FET 处于开启或关闭状态？ 这些参数有助于根据器件是否认为 FET 已启用来确定这是软件问题还是硬件问题。

我对原理图进行了一些小改动、可能会导致泄漏问题或提供额外的保护：

1. R8和 R15应为10MEG 而不是1MEG。

2.在每个 FET 上并联并从充电器+和负载+到充电器-添加100nF 电容器，以处理 ESD 问题。

3.在 C9至 GND 的相同节点上添加一个1uF 电容、以作为 BAT 引脚的输入。

4.在 RST_SHUT 上添加10k 下拉电阻器。 如果它处于空闲状态、则可能导致 FET 关断并进入软关断状态。

此致！
A·内德尔费尔德

谢谢你的答复,我明天会回来与你.

这听起来不错。 让我知道情况如何

Unknown 说：

我想与您再次核对一件事。 PACK+是否定义为电池组顶部？ 通常、BAT+用于电池顶部、PACK+是负载的正端子。

在我的原理图中、我将物理电池端子连接 PACK+/-(TI 命名规则中的 BAT)、充电器连接充电器+/-(TI 命名规则中的 CPACK)和放电路径 LOAD+/-(TI 命名规则中的 PACK)命名为、因为我使用并联 FET 配置。

Unknown 说：

如果您可以发送稍大一些的原理图照片，则能够查看 VCx 引脚的完整输入可能会有所帮助。 我只问这个问题,因为我想确保你的 FET 没有发生意外的反向偏置。[/报价]

目前完全未连接任何电芯、因此所有电芯侧的连接都是开路的。 CHG FET Q2目前未组装、并通过在漏极和源极之间桥接一根导线进行测试。  Settings：Configuration：Vcell Mode 全部为0、因此应禁用所有电芯保护。 我应如何向您发送 完整的原理图 PDF？

Unknown 说：

此外，load+节点的负载是多少？ 器件可能由于电流较低而进入睡眠模式、然后启用 Settings：FET：Chg Pump Control[SFMODE_sleep]、以确保 DSG 电压大约比其源电压高1-2V、从而尽可能减少电流流动。[/报价]

LOAD 只有一个带3k3欧姆前端电阻器的小型蓝色 LED、可轻松查看其状态。 当被启用时、负载电流应该在~μ A 4mA 左右、电源电压为15V。  Settings：FET：Chg Pump Control[SFMODE_sleep] is disabled.

Unknown 说：

当您闪烁 DSGTEST 时，打开、关闭、 然后再次打开？

[/quote]

Unknown 说：

您能否确认 DSG 引脚发生故障时在哪个电压以及0x7F FET 状态寄存器是否显示 DSG FET 已打开或关闭？ 这些命令将有助于根据器件是否认为 FET 已启用来确定这是软件问题还是硬件问题。

我编写了一个简短的测试循环、未调用 FET_EN、因此 FET 应处于测试模式、我正在调用 DSGTEST 并在0x7F 处读取 FET_STATUS 寄存器。 下面是循环的伪代码摘要。 先前的启动配置脚本在进入循环之前执行。

//Delay 2000ms
//wake-up BQ76952 comms with couple dummy reads
//send DSGTEST 
//delay 100ms
//read FET_status, toggle on-board LED ON if [DSF_FET] (bit 2) is 1 and off if it's 0

因此、使用该环路测试代码时、LED 每~4s 闪烁一次、当它开始时、FET_STATUS 会显示 DSG FET 的状态从1变为0、但当它从0切换到1时没有任何反应。 因此 DSG_FET 位正在打开和关闭、但只有当状态位从1转换为0时、LED 才会短暂闪烁。 下面是从 DSG FET 的栅极(黄色)和源极(青色)的此闪烁捕获的示波器、接地为电池侧负极。 第一幅图像显示较大时间标度上的整个闪烁脉冲、第二幅图像显示 FET 关闭时脉冲结束。

脉冲长度在20-300ms 之间变化、不能保持恒定的长度。 在栅极放电期间、它显示了 TI 数据表中如下所示的典型行为、并且栅极上升至高于 DSG FET 的源极电压11V、应该如此。

BQ76952本身中的 DSG FET 驱动器似乎工作正常。

Unknown 说：

4. 在 RST_SHUT 上添加了10k 下拉电阻器。 如果空闲为高、则可能导致 FET 关闭并进入软关断状态。

RST_SHUT 引脚由主机 MCU 驱动、因此不会悬空。

[/quote][/quote]

尊敬的 Simo：

我向您发送了一个朋友请求、因此您可以在私人邮件中向我发送原理图、而不是在公共论坛中发送。

有趣的是、范围在20-300ms 之间。 每250ms 轮询一次器件的许多输入和命令、包括检查 CFETOFF、DFETOFF 和任何命令。 这意味着如果您发送命令、处理命令可能需要0-250ms 之间的任何时间。 由于您只延迟100ms、这可能会使其看起来在错误的时间开启和关闭。 我已附加了一段来自 TRM 第6.9节的摘录、其中突出显示了器件的时序模式。

如果您使用的是 BQStudio、您能否共享用于对器件进行编程的.gg 文件。 如果不是、您能否共享 SCD、OCD、DFETOFF 和 FET Options 寄存器的配置？ 最后一个步骤会特别有用、因为 HOST_FET_EN 位会决定主机 MCU 是否可以修改 FET 状态。 如果您共享.gg 文件、我可以尝试在 EVM 上运行、以查看在打开 DFET 时是否会出现相同的问题。

此致！
A·内德尔费尔德