[参考译文] LM76003：EN 上升和 PG 上升的定义

Luke、您好！

数据表中提到"LM76002/LM76003采用内部软启动控制斜坡、启动通常会在6.3ms 内达到调节后的输出电压。" 它是指 "EN 达到1.2V"和"PGOOD 达到定义电压的90%"之间的时间。  

此致、

鸿嘉

您好，弘佳

抱歉 、我已经测量了每个信号、如使能、PGOOD、Vout。

我们的设备如下

SYNC：高电平(FPWM 模式)

Css：0.047uF (典型值)

TSS：23.5msec (典型值)

负载：无负载

由于测量结果、TSS (= 28.55msec)不符合设置。

(即使允许 CSS 和 ISS 的变化、该值有点大)

我对这一结果有几个问题。

请回答我的问题。

・测量结果和设置为何不匹配?

・为什么 Vout 输出开始相对于使能存在延迟？

 我认为 TSS 设置不是 EN 到 PGOOD、而是从 Vout 上升到 PGOOD 的时间。

请您再次确认 TSS 的定义吗？

此致

株式会社日立制作

尊敬的 Taki：

以下时间构成 EN 变为高电平与 Vo 开始增加之间的延迟：

1. IC 配置时间：这是 EN 变为高电平和 SS 开始增加之间的时间。 (包括充电后超过 VCC_UVLO 的 VCC 电容器、充电后超过引导 UVLO 的自举电容器)

SS 偏移电压的充电时间。 SS 应在误差放大器输出电流源到内部 COMP 之前累积一些电压。  

还能捕获 SS 以查看 SS 何时开始增加吗？ 我还将查看我们的 EVM 并告诉您。

此致、

鸿嘉

尊敬的 Takin：

请在下面找到 EVM 测试结果。 图1：SS cap nc. SS 时间=~6ms、从 EN 高电平到 PG 高电平。 图像2：SS CAP=22nF、SS 时间=11ms、从 SS=0改为 SS=VREF=1V。  

此致、

鸿嘉

您好，弘佳

我再次进行了测量、发现介于 SS=0 和 SS=VREF=1V 之间的时间大约为24ms。

但为什么 TSS 的定义是 SS=0到 SS=VREF=1V 呢？

您能告诉我 SS=VREF 和 Vout 之间的关系吗？

使用此 IC 时、是否有必要检查 SS 波形以验证 TSS 结果是否符合设置？