[参考译文] TPS7A20：何时停止有源放电

您好、Austin：

FET 应在器件应关闭时保持开启状态、以使其输出保持低电平、因此不应出现任何重新关闭的点。 如果没有输入电源、则不能对下拉电阻进行偏置、因此正如您提到的、输出端将有电荷。 但是、一旦有足够的电荷、导通 FET 的体二极管将开始导通、电荷也将在输入端结束。 一旦输入端有足够的电荷、我认为将会发生的情况是器件最终将偏置到足够大的程度、以激活下拉、并吸收一些输出(和输入)电荷、直到输入端没有足够的电荷用于偏置、 器件将关闭。 然后、只要输出端存在一定的泄漏、该周期就会重复。  

此致、

尼克

嗨、Nick、

感谢您的详细解释！

听起来、如果我们希望输出通过下拉电阻完全放电、那么输入需要保持足够长的时间才能实现这一点。 我们放电时所通过的下拉电阻是否有值以便可以估算放电时间？

此外、我们的任何 LDO 是否具有无需在输入端充电来偏置下拉的架构？

此致！

奥斯汀·艾伦

您好、Austin：

我将检查设计的标称下拉电阻。  

我认为下拉电阻器始终是 n 通道器件、因此我想我们没有任何器件可以在没有电源的情况下具有有源下拉电阻器。 我将介绍我们具有有源下拉的器件、看看我是否能找到适合的器件。

此致、

尼克

谢谢！