你好。
我正在使用 LM7480进行设计、以满足 MIL-STD-1275E 条件。
我的设备需要比德州提议的 LM7480设计更高的功耗。
按高电流成比例选择 MOSFET。
少数 MOSFET 满足这些规格。
问题是
MOSFET 能否并联到 LM7480 IC 并使用？
如果可能、TI 是否有使用并联 MOSFET 设计的任何材料？
感谢您的答复。
您好
是的、MOSFET 可用于并联配置。 下面是效果。
首先、FET 的导通和关断时间会增加。
考虑到理想二极管控制器的恒定栅极拉电流和灌电流、 随着并联的 FET 数量增加、FET 的导通和关断时间会因总栅极电容的增加而增加。
可以按如下方式进行近似计算：
对于导通时间计算、 Ton =(总 Ciss) x 5V/峰值拉电流
对于关断时间计算、 Toff = (总 Ciss) x 5V/峰值灌电流
N x Ciss 的总 Ciss 为 N x FET (单个)
例如、我们将 DMTH43M8LFG 视为 FET、将 LM74700-Q1视为 FET 控制器。
DMTH43M8LFG
LM74700-Q1
4个 DMTH43M8LFG FET 的总 Ciss 为4 x 2.798nF = 11.2nF
因此、Ton 时间=(11.2nF) x 5V/Ton 11mA = 5.09us
且 Toff =(11.2nF) x 5V/2.3A= 24.3ns
同样、对于具有背对背 FET 驱动能力的控制器、也意味着由 HGATE 控制的 FET。 HGATE 具有低充电电流、从而控制浪涌电流。 通过并联、FET 的导通时间将进一步增加。 此外、建议在每个约为5-10欧姆的 FET 栅极串联一个电阻器来抑制 FET 寄生产生的振荡(如果有)。
查看计算结果、可以在2个电平上做出决策以获得理想的导通和关断时间。
1. FET 的有效 Ciss
2. FET 控制器
其次是交流叠加整流性能。
理想二极管可以整流的最大交流叠加信号取决于所使用的 FET 和电荷泵电流强度。 若要了解这一点、请参阅 应用报告。
在这里、Qgm 将与 FET 数量的增加成正比、因此可以整流的最大频率将降低。
例如、
使用1个 DMTH43M8LFG 的 LM74700-Q1可进行高达25KHz 的整流、而使用4个 DMTH43M8LFG FET 只能进行高达6kHz 的整流。
第三、随着有效 Ciss 的增加、电荷泵电容器也必须相应地进行缩放。
此致、
S·迪尔
