This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21540A:在某些情况下驱动器过热

Guru**** 1142300 points
Other Parts Discussed in Thread: UCC21540A, UCC28220
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1343289/ucc21540a-driver-overheating-in-some-instances

器件型号:UCC21540A
主题中讨论的其他器件: UCC28220

您好!
在交错升压电路上、UCC21540A 似乎存在布局问题。
我们确信此电路运行良好、因为我们的版本不存在此问题。
逻辑侧由5V 电源供电、每个输出使用12V 电源时处于相同电势。
我们正在以100KHz 的开尔文连接驱动4引脚 MOSFET、并且死区时间已禁用。

在最新版本中、我们使驱动器更靠近 MOSFET、并且随着我们启动功率、21540A 过热。 (如100摄氏度+++)
乍一看、电源似乎有更多的噪声。 我们试图增加去耦、但变化很小。

我的问题是这个。
初级侧或驾驶员侧的电源噪声(毛刺脉冲<100ns)是否会与 UVLO 电路接合?
如果 UVLO 偶尔接合、这是否会使器件的温度升高那么多?
还有哪些其他因素可能导致器件温度升高?


谢谢!

米歇尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michel:

    感谢您对此器件的关注!

    栅极驱动器任一侧的电源噪声肯定会导致 UVLO 激活。 当 UVLO 激活时、输出应在特定的持续时间内保持低电平。 由于具有初级侧电源启动延迟时间、典型值为40us、 可以在输出上看到关断时间。 由于次级侧电源启动延迟时间为典型值23us、 将在输出上看到的电流降级。

    是否看到有任何与这些值类似的输出关闭时间? 监控电源还可以让您了解电源轨上是否有足够大的噪声可激活 UVLO。

    此致、

    广木市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hiroki、

    感谢您的支持。
    我附上了我们看到的信号和相关原理图的2张图片。 (1个桥臂的控制+电源部分)
    黄色迹线表示在驱动器附近的去耦电容器上测量的+5V 电压。


    青色是输入(0 - 5V)、紫色是输出(0 - 12V)。
    由于示波器接地未连接在 MOSFET 上、因此栅极输出的噪声要高于通常情况。

    Picture UVLO_Event 肯定是 UVLO 实例、但这是非常零星的。 大约在不到1%的时间发生。
    另一幅图 UVLO_Gate_Noise 是99%以上时间内发生的情况。 噪声大、但没有 UVLO 事件。
    原理图显示、我们有2个接地域、1个用于控制、1个用于电源。
    在 MOSFET 驱动器和 UCC28220升压控制器中间连接。
    输出驱动器接地在晶体管的开尔文连接处进行配接。





    是否存在电源上的噪声会增加初级上的器件电流并使器件过热的情况? (混乱的 MOD-DEMOD 振荡器)
    只是增加器件电流会导致器件发热、还是存在一些其他未记录的会发生振荡并浪费能源的夸克?
    我的意思是、能量必须来自某个地方? 它是否可以是某种接地环路?
    然后、我们还有可以正常工作的版本。

    此致、

    米歇尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hiroki、

    我刚刚发现了一些新的东西。
    似乎所有那些功能良好的引脚都采用14引脚540ADWKR 封装、而不是16引脚540ADWR 封装。
    额外的2个引脚应该没有连接、但它们仍是 IC 内帧的一部分吗?
    这2个引脚是否会在某处引起噪声耦合?
    下周我将使用14引脚器件测试该电路板、并且我一定会知道。
    同时,任何见解都是值得赞赏的。

    此致、

    米歇尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michel:

    感谢您在 E2E 上发帖。

    我会很快回复你的。

    此致、

    安迪·罗布勒斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michel:

    感谢您发送编修。

    DW 封装上的2个额外引脚没有内部连接。 DW 和 DWK 封装之间的唯一区别是移除了2个引脚来增加通道间隔离、在这种情况下看起来与规格无关。  

    观察波形可以发现、输入信号确实具有相当大的噪声。 这些是否在栅极驱动器的引脚附近探测? 或许值得一看的是输入信号是否超过了高到低阈值电压。 通常、我们强烈建议在每个输入引脚处使用一个输入 RC 滤波器(0-100 Ω、10-100pF)来滤除任何振铃。  

    所有16引脚 DW 封装器件上是否都出现过这种情况?

    此致、

    广木市