[参考译文] LM5122：随着转换器从 DCM 转换到 CCM、8相转换器开始折返输出电压

您好、Niklas、

感谢您的快速响应。

下面是所请求的 SW 节点波形-我获取了每个 SW 节点的3个波形、一个波形在20A 负载下、一个波形在25A 负载下、最后一个波形在30A 负载下：

• 主站：
  • 20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件1：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件2：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件3：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件4：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件5：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件6：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 
• 从器件7：
  •  20A 负载：
    • 
  • 25A 负载：
    • 
  • 30A 负载：
    • 

它虽然花了一些时间、但我们设法断开了7个从站、因此我们只能运行一个相位。  我以8A 的电流运行单相转换器、该电流应该是其最大功率限制的80%、并且运行了超过一个小时、情况确实很稳定、没有电压折返/衰减。

运行结束时、我使用了一个热风枪、指向几英尺外的电感器和 HI/LO FET、输出电压实际上会上升。

在任何情况下、以下是该测试的 SW 节点波形：

• 仅主器件：
  •  2.15A 负载：
    • 
  • 3A 负载：
    • 
  • 4A 负载：
    •  
  • 8A 负载：
    • ​

最后、回答您的最后一个问题-是的。  所有相位均由外部时钟控制-设置方法如下：

还有其他建议吗？

再次感谢您的帮助！

-雅各布

您好、Jacob：

请至少在星期五之前给我一个更详细的回答。

此致、
布里吉特

您好、Jacob：

说实话、我对负载是20A - 25A - 20A 的情况有些困惑。 但是、无论如何、这是一个很好的测试、您单独运行主站、一切似乎都能按预期运行。

当您单独运行第一个相位以及连接了所有相位时、您能否检查它的 FB 引脚到 AGND 引脚？ 我想知道是将噪声耦合到 FB 信号还是耦合到 GND、导致系统上发生直流电平变化、而这在 U3的 FB 节点上是无法观察到的。

此致、
布里吉特

尊敬的 Brigitte：

很抱歉混淆"20A - 25A - 20A"-我本应该更好地解释这一点；但我是指我所附的原始波形。  在波形开头、当稳定的情况下、输出电压约为43.7V、负载为20A 时、然后、一旦我将负载更改为25A、输出电压开始下降/衰减、趋于稳定、然后再次下降/衰减、 然后、一旦我再次将负载降低至20A、输出电压将完全恢复至43.7V 左右：  

下面是突出显示/标记了负载阶跃的波形：

我可以检查 FB 引脚-但是我无法作为单相电路板 进行测试、因为在其他测试中更改已撤消、恐怕如果我再次提起 SS 和 COMP 引脚、它们会断开。

但是、当输出电压相对稳定时、在20A 电流下、FB 引脚看起来会是这样：

这是当我的电流为25A 时的样子：

正如您所看到的、FB 电压实际上并不像我最初说过/想象的那样随输出电压下降-但是、某些相位在25A 时会产生非常大的噪声、那么这可能就是导致电压 衰减的原因吧？

我修改了第二个电路板以使用不同的高侧 FET (从  BSC016N06NS 更改为 BSC034N06NS)、 这似乎在电压衰减减少的情况下运行得更稳定-我还不确定原因、因为当我比较数据表中公式42和44的功率损耗时、BSC016N06NS 看起来应该功率损耗更少。

以下是 BSC034N06NS 作为高侧 FET、电路板上25A 负载时 FB 引脚的外观-噪声低得多：

我在测量高侧栅极电压时注意到的其他情况是、具有 BSC016N06NS 高侧 FET 的栅极仅在2.45µs 周围保持开启状态：

LO 栅极看起来是这样的-它在大约3µs 时打开：

但具有 BSC034N06NS 高侧 FET 的栅极的导通时间超过了该时间的两倍：

BSC016N06NS FET 好像在即将关断之前先关断。  这是否表明升压电路设置有误？

再次感谢您的帮助！

您好、Jacob：

一个很好的观察结果是、使用不同的晶体管时、问题似乎消失了。

与晶体管相比、BSC034N06NS 具有更低的电荷和反向恢复、这可以解释更低的噪声。

BTW、您是否将肖特基二极管与组装的高侧 FET 并联？ 如果没有、我认为在 BSC016N06NS 上具有更长反向恢复时间的想法是一个很好的解释。

BTW、您是否测量以开关节点为基准的高侧栅极电压？ 值似乎对此有点高。

此致、
布里吉特

尊敬的 Brigitte：

若要回答您之前回复中的问题：

是的、我们  在每个高侧 FET 上都有一个 V12P10-M3/87A 二极管。

是的、我将来自示波器的 GND 放在 SW 节点上、然后将探针尖端放在栅极引脚上。

今天、我进行了几次测量、以尝试捕捉不同条件下和填充不同高侧 FET 的选通时间差异。

对于以下波形、蓝色迹线表示从 VOUT 到 SW 节点的电压、绿色迹线表示从 HO 栅极引脚到 SW 节点的电压：

对于其中一个相位、我移除了肖特基二极管、看看这是否会影响到任何东西、下面是高侧波形的样子(使用的是 BSC016N06NS FET)：

以下是我将肖特基二极管放回原处时的样子(没有任何变化)：

最后、以下是我将 FET 更改为 BSC034N06NS 后的波形：

您可以看到、它们几乎都相同。   

我在更换高侧 FET 之前和之后进行了一些其他的测量、结果都基本相同、它们在我认为应该关闭之前都已经关断、但在不同的时间都关断。

第7阶段(BSC016N06NS)：

第7阶段(BSC034N06NS)：

但是、并非所有相位都具有如此长的死区时间-第8相、即 BSC034N06NS、如下所示：

更换所有高侧 FET 后、我再次对 FB 引脚进行了测量、它仍然看起来相对嘈杂、我猜这可能是某些高侧 FET 过早关断的原因之一？

具有25A 负载的 FB 引脚：

带50A 负载的 FB 引脚：

我还可以将其他哪些方面的注意力集中在哪些方面、从而可能导致这种噪声耦合？

感谢您的帮助！

您好、Jacob：

您要测量主相上的 FB 节点到该 IC 的 AGND 引脚、对吗？

您将所有 COMP 引脚连接在一起、对吧？  

查看全部8个相位的 COMP 引脚时、我预计其中一些更靠近主相、而另一些更远离主相。 显示高侧 FET 提前关断的 FET 是否可能离 COMP 元件更远？ 请检查在不同相位上从 COMP 到 AGND 之间添加一个小电容器是否有助于清除此信号。 100pF 可能是一个很好的起点。

一个有趣的信号是每相电流。 您将 MODE 连接到 GND、因此每当通过电感器的电流达到0A 时、HO 需要关闭。

如果在电感器电流为0A 时 HO 关闭、则行为符合预期。

因此、不同的关断时间可能是由于每相电流的某种不平衡造成的。

此致、
布里吉特

尊敬的 Brigitte：

是的、我们要测量连接到 AGND 网络的主相位上的 FB 节点-但我还没有直接在 AGND 引脚上测量。  这里是进行测量的位置(R16：PIN2至 R12：Pin1)：

是的、所有 COMP 引脚都连接在一起-并且它们都被一一个间隔分开。  以下是 COMP 网的布局以及一些标签/尺寸：

我还仔细研究并找出了哪一个相位属于 FB 波形上的缺口、这里是：

我采纳了您的建议、从 COMP 引脚向 AGND 添加100pF 电容器、但没有注意到有任何改善-如果有任何改善、FB 网络在所有相位上看起来噪声更大、而不仅仅是几个相位：

以下是流经每个相位的电流的波形(绿色表示 HO 信号、黄色表示通过电感器的电流、紫色表示负载电流)：

第1相@25A 负载：

第2相@25A 负载：

第 3相@25A 负载：

第 4相@25A 负载：

 第5相@25A 负载：

第 6相@25A 负载：

第 7相 (主器件)@25A 负载：

 8相@25A 负载：

当电流为零时、它们都没有关闭、 但这可能与我看到的情况相关。  以下是当我将电流从30A 增加到50A 且以5A 为增量时、第7相(主器件)上的波形图：

30A 负载：

35A 负载：

40A 负载：

45A 负载：

50A 负载：

在流经该阶段的电流足够大的情况下、HO 导通时间会越来越长。

那么、就负载共享不平衡而言、我应该关注什么呢？  这是由仍在 FB 线路上的噪声引起的吗？我的补偿是否错误？

感谢您的帮助！

您好、Jacob：

请检查连接到 CSG 的电流检测信号 CS。 是否将滤波器尽可能靠近 IC？ 请尝试稍微减小滤波器。 我想知道这些信号中是否存在延迟。

此致、
布里吉特

尊敬的 Brigitte：

C_CS 电容器 非常接近 LM5122s。

这可能是最远的：

但其他大多数示例都与此示例非常接近：

我不确定您想要我测量电流感应信号的位置。  如果我尝试跨 C_CS 电容器进行测量、我正在丢弃信号、而电感器会开始咔嗒声。  我确实在 R_CSFP 和 R_CSFN 顶部进行测量、此处是主控制器的波形：

第7阶段- CS 滤波器无变化(C_CS = 1000pF、R_CSP 和 R_CSn = 100Ω)：

第7阶段- C_CS 更改为100pF (R_CSP 和 R_CSn = 100Ω)：

第7阶段- C_CS = 100pF、R_CSP 和 R_CSn = 10Ω：

我们将所有 C_CS 电容器改为100pF、但仅更改了上述阶段的 R_CSP/R_CSn、而且我没有注意到任何重大变化、并且转换器的 Vout 仍在下降。

我注意到的一件事是、存在一点输出振荡-转换器的设置方式、第3、5、6和8相都输出到同一网络(CNVO_OUT)、 然后、第1、2、4和7相都输出到同一网络(CNVE_OUT)-然后它们通过一些电流传感器连接在一起-它就在这个网络上、FB 感应电压来自这里。  希望这是有道理的、但如果没有、以下是原理图将说明这一点：

因此、我注意到 CNVE_OUT 和 CNVO_OUT 网络上都有很大的振荡、这应该会抵消-但由于第8相似乎要传递更多电流、因此 Vsense 电压仍对其有一点点振荡：

白色迹线是 CNVO_OUT (较高的峰值)和 CNVE_OUT (较短的峰值)-黄色迹线是从 Vsense 到主相位 AGND 的测量。  当我测量实际 FB 引脚时、我没有看到纹波、而是看到我之前附上了波形图的噪声尖峰。  我只是想知道、这个振荡是否与 VOUT 下降有关？

如果这可能是 VOUT 下降的原因、更多输出电容可以解决该问题吗？

再次感谢您的帮助！

您好、Jacob：

有趣的是、探测 CSP 和 CSN 上的滤波电容器时、转换器会变得异常。 只要您使用了2个探头、或者没有连接到示波器的其他输入、我就不会预期到这一点。

BTW、您曾提到您进一步将负载增加到了45A。 压降是否会进一步增大或是否存在输出电压保持稳定的点？

您在前面提到了单相电路板 A、并且此单相电路板是稳定的、因此、我认为这似乎与8相系统中增加的噪声有关。

BTW、感测电阻的感测线路是否以差分方式布置？

由于振荡没有到达器件、转换器并不知道它、因此我怀疑这是下降的根本原因。

回顾不同相位上的高侧 FET 提前关断时、提前关断是否可能与其他相之一的导通相关？

此致、
布里吉特

尊敬的 Brigitte：

压降始终保持稳定-我一直将这与温度变得稳定相关联-但我尚未测量输出电压和电路板温度来看看是否确实是这样。  在早期的故障排除阶段、我运行转换器60分钟的测试、并在不同的条件下每5分钟记录一次输出电压。  以下是该测试的结果：

灰色曲线(底部)是在25A 负载条件下运行电流转换器一小时但未使用风扇时的压降。

 蓝色迹线 表示在25A 负载条件下运行电流转换器1小时时的压降-但电感器/FET 顶部直接风扇。

绿色迹线表示在50A 负载下运行电流转换器一小时时的压降-但风扇直接在电感器/FET 顶部吹风。

最后、顶部的红色迹线是24V 转换器-它使用与我们遇到的转换器相同的 PCB/布局、唯一的区别在于 LO 侧 FET (在我们一直进行故障排除的 FET 中、它们是 BSC016N06NS、而不是 BSC034N06N)、 然后电感器是3.3µH 而不是10µH、CS 电阻器是并联的3mΩ 和4mΩ 而不是并联的4mΩ 和5mΩ、并且 FB 电阻器也不同。  最后一个重大变化是、由于此设计的 VIN 接近我们的 VOUT、因此我们通过将 MODE 引脚拉至 VIN 以强制 PWM 模式而不是二极管仿真模式运行它。  我在没有风扇的情况下进行了这个1小时的测试、并且本质上具有1000W 的负载、可与我在25A 负载时的43.8V 相同功率等级进行比较。

在-中添加该测试数据的目的是表明该 PCB 可以稳定运行、但我们当前的电路板设置方法似乎有点问题。

有关检测线路的问题-以下是它们的布线方式：

R7和 R8是 CS 电阻器、突出显示的布线向下延伸到 C_CS 电容器和控制器附近的 R_CSFP/R_CSFN 电阻器。

我确实看到 HO 栅极与另一个相位中的 LO FET 同时关断之间存在相关性。

这里的一些波形显示了这种情况的发生。  黄色迹线表示我所查看相位的 SW 节点、绿色迹线表示同一相位的 HO 栅极信号、蓝色迹线表示另一相位的 SW 节点：

查看相7 SW 节点(黄色)和 HO 栅极(绿色)、同时与相5 (蓝色)在25A 时的 SW 节点(蓝色)进行比较：

查看相7 SW 节点(黄色)和 HO 栅极(绿色)、同时与相5 (蓝色)上的 SW 节点(50A 时)进行比较：

查看相 5 SW 节点(黄色)和 HO 栅极(绿色)、同时再次与相5 (蓝色)在25A 时的 SW 节点进行比较：  

查看相 5 SW 节点(黄色)和 HO 栅极(绿色)、同时再次与相5 (蓝色)上的 SW 节点(50A 时)进行比较：  

如您所见、在25A 条件下、相7 HO 栅极在5 LO FET 开启后有一点关闭、但在50A 负载下、相7 HO 栅极不会过早关闭。

下一个也很有趣和不同。

查看相位 1 SW 节点(黄色)和 HO 栅极(绿色)、同时再次与相位 6 (蓝色)在25A 时的 SW 节点进行比较：

查看相位 1 SW 节点(黄色)和 HO 栅极(绿色)、同时再次与相位 6 (蓝色)上的 SW 节点( 50A 时)进行比较：

在50A 负载下、第1相的 HO 栅极开始每2个周期跳过2个周期。  我想这与脉冲跳跃模式有关-但低侧 FET 不会跳跃、而且它也不应该跳跃、因为这里的负载较高。  这绝对看起来是噪声问题。

我在增加负载的同时还观察了示波器、在大约34A 负载下发现了这种奇怪的情况：

相4 HO FET 因第6相的开关噪声而关断、但随后它会重新导通-直到第4相低侧 FET 即将重新导通。

我 在这里确实感觉我正在消除噪声、我只是不明白为什么这个配置比其他配置的噪声要大得多。

我还尝试仅在主控制器上将 C_CS 电容器从我们昨天更改的100pF 更改为10nF (其余相仍然有100pF 电容器)、并以25A 负载运行转换器-电压没有衰减、 它停留在43.7V -我认为这是一个很好的迹象,我们在正确的轨道上。  但一旦我将负载增加到30A 以上、便会立即下降到42.5V 左右并开始衰减。

这样、我将所有相位的 C_CS 电容器更改为10nF、但这似乎使一切都恢复到它以前的行为、其中 HO FET 提前关断、且在再次超过20A 负载后电压立即衰减。

还有其他建议可以尝试哪些操作？

谢谢。

您好、Jacob：

另一个电路板是否永久在降压模式下运行、而这个电路板是否处于降压-升压模式下运行？

如果是这种情况、请检查降压/升压模式下的良好配置。 如果是这种情况、这可能会指明升压侧出现一些布局问题的方向。

关于压降的另一个想法可能是电流检测电阻器不允许有足够的峰值电流。 请检查如果将它们减小回其他值、会发生什么情况。 BTW、为什么要并联使用2个不同的值？

另一个测试可以使用双绞线或屏蔽电缆进行电流检测、而不是使用电路板内部的线路。 我在某些转换器上看到、这可以证明噪声耦合在其中。

此致、
布里吉特

尊敬的 Brigitte：

我想我们最终在这里取得了突破、但我希望您能帮助我理解我们所做的变革为什么起作用。

在本线程之前的评论中、我提到了具有相同 PCB 布局的另一个板配置为在不同的电压下运行、并且在不同的模式下运行、其问题与我们在此线程中讨论的版本不同。 最后、我选取了该电路板、并开始逐个修改其中一个组件、从而找出出现同样问题的时间点。 令我惊讶的是、我对除了高侧和低侧 FET 之外的所有内容都进行了修改、但它仍然在工作。  这样、我在处理压降问题的某个电路板上安装了 FET、并将其替换为与新转换电路板相同的 FET、而 那个电路板上的压降问题也解决了！

工作的 FET 是 BSC016N06NS、它的规格上升/下降时间为9ns。  这让我感到困惑、因为我们一直使用的 FET 存在问题、其为 BSC034N06NS、它的上升/下降时间仅为5ns；我的预期是 BSC034上的开关损耗应该是 BSC016的一半。

测量了开关节点处两个版本的上升/下降时间后、我发现 BSC016的下降/上升 时间为20n/25ns 、而 BSC034同样为18ns/20ns。  通过查看 LM5122数据表、HO 和 LO 驱动器在上升/下降时间方面的规格为25ns/20ns。  我很好奇、这种情况下的上升/下降时间是否受到 LM5122栅极驱动器的限制-还是限制可能来自下面圈起的图腾柱栅极驱动电路？

我在两个 FET 之间看到的其中一个重大差异是、BSC016的功率耗散曲线比 BSC034高得多：

那么、我想知道、由于上升/下降时间较短而导致 BSC034上更低的开关损耗优势、 因此两个 FET 可能会变热、但由于 BSC016的 BSC034 vs .1.6mΩ 的 Rdson 为3.4mΩ、因此导通损耗较高、 BSC034功耗更低；  是 BSC034过热、还是至少受温度影响更大？  如果 FET 受到温度影响、电压是否会下降？

再次感谢您的帮助、

-雅各布