This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Monica、
我从原理图中看到许多元件都是 DNP、您在此测试(D8/D7/R35)期间是否组装了这些元件? 所有这些都是针对该器件建议使用的元件。
我同意寄生振荡可能导致 FET 故障的原因。 我们有一篇很好的常见问题解答 E2E 文章、在讨论 FET 故障时我们参考了这篇文章:
您是否也能获得 FET 的栅源电压? 您可以使用示波器的 Math 函数从 DSG FET 的栅极中减去源极电压。
是否选择了针对振荡频率的铁氧体磁珠? 理想情况下、磁珠应在振荡频率下具有最高阻抗。
过去、我们还遇到了振荡问题、这些问题是在我们向 DSG FET 的漏极栅极添加小电容器后修复的。 如所示 图6. 添加了 CGD 的 DSG FET 的 适用于 bq76200高侧 N 通道 FET 驱动器的 FET 配置应用手册。 这高度依赖于系统、因此可能不适合您、但可能值得一试。
此致、
路易斯·埃尔南德斯·萨洛蒙
e2e.ti.com/.../8360.High-side-driver.pdf
我添加了新的原理图、实际上只有3个电阻器是 DNP、其余所有都已连接



最初、我们使用 Battery Cycler 进行测试。 然后、我们连接了纯电阻负载。 我们观察到振荡和延迟通过电阻负载完全消除。 从而使振荡问题得到解决。 这是由于骑自行车者的负荷。
但是、在连续短路测试期间(接触负载直接短路)、放电 MOSFET 会造成损坏。 我们可以看到 IC 试图下拉栅极电压、PACK+变为负值、但 PACK+又上升、MOSFET 和保险丝损坏。
连接示波器快照(粉色- DSG、DSG 启用、黄色 PACK+、绿色电流)。 使用 MCU、可在200us 内检测到电流。 根据 Bq76200计算得出的 DSG 下降时间为5us、但它花费了大约100us。
您好、Monica、
这会返回到我在上面分享的常见问题解答帖子:
现在我们可以排除振荡(很高兴听到这个问题!)。
由于迹线/负载或电池上的电感、FET 关断期间可能会出现高电压瞬变;如果尖峰过大、可能会超过 MOSFET 的漏源额定值。
放电也可能太慢、如果关断期间无法处理电流、MOSFET 可能会损坏、具体取决于 FET 的 SOA 以及其在线性区域内保持多长时间。
在导通/关断时找到适当的平衡是我们可能需要在这里确定的。 如果关断速度太慢、可以减小 DSG 电阻。
此致、
路易斯·埃尔南德斯·萨洛蒙
正如您正确地说过的、
1.我试图改变 Rdsg 到10欧姆。 此处提供的图形表示 Rdsg=10欧姆。
2.为让 MOSFET 在 SOA 短路电路中工作,需要增加放电电路中并联的 MOSFET 的数量?
3.所选 MOSFET 的 Vds 限值为100V,我们在测试过程中观察到它低于限值。 在开关期间限制振荡的方法是什么? 我在 PACK+处连接了电容器和 TVS 二极管。 我也尝试添加缓冲器电路、但振荡没有变化。
请求您提供建议?
您好、Monica、
如果 FET 由于无法处理电流而出现故障 、那么我认为唯一的解决方案是:
振荡通常可以通过几种不同的方式进行处理、一种是在每个单独的 FET 栅极上安装铁氧体磁珠(FB)(我已经知道您已经安装了该铁氧体磁珠)、FB 在理想情况下可通过在振荡频率下具有高阻抗来抑制振荡、 这就是为什么选择一个以其为目标的 FB 非常重要。
另一种方法是使用固定电阻器而不是 FB、这会抑制振荡、但反过来也会在一定程度上降低开关速度、因为电阻在任何频率下都存在。 您可以尝试在这里使用固定电阻器的情况下进行测试。
另一个有用的方法是采用良好的 布局实践、尽可能减少寄生元件。 匹配的栅极布线、小关断环路、设计布线以实现低电感。 所有这些都有助于防止振荡。 即使选择 FET 也是不错的、栅源阈值电压差异较小的 FET 也不容易受到 振荡的影响。
几年前、我实际上在我们每年一次的 BMS 现场研讨会上都谈到了这个主题、这里是此演示的 PDF 文件: http://www.ti.com/lit/SLYP856
我将链接到了一些有助于设计 MOSFET 布局和电路的应用手册。 我在这里也介绍了关断电路、此处的资源也对这些电路进行了说明。
我还想说明另外一点、您是否也尝试过使用 DSG 引脚 R29电阻器运行同样的测试? 例如、1千欧的电阻器?
此致、
路易斯·埃尔南德斯·萨洛蒙
非常感谢您共享此文档。 我将详细介绍并了解
在测试过程中观察到的另一件事是、在50us 内 PACK+(放电 MOSFET 的源极)与门达到零、电流为零。 MOSFET 也是安全的。
但不知何故、PACK+再次上升到 BAT+、GATE 再次跟随。 但是、在这种情况下、电流为零、因此 MOSFET 必须关闭。 但我无法理解为什么 Pack +在变为零后再次上升。 在 PACK+处连接的 CF 和 RF 是否导致问题? 我选择了数据表中建议的最低值。 除了比较基准以外没有其他电容器、什么可能导致 PACK+再次上升。
您好、Monica、
我刚刚注意到了一点。 Q3图似乎不正确、体二极管是反向的、正确吗? 如果 FET 的体二极管正确、这意味着该二极管会绕过 DSG FET。
现在、对于您的新问题、在 PACK+上升期间是否连接了负载?
如果在它变为低电平后暂时上升、这可能是由我之前介绍的瞬态导致的。 如果它的值更恒定、则可能只是漏电流、导致电压升高。
此致、
路易斯·埃尔南德斯·萨洛蒙
您好、Monica、
不应移除 CF 电容器。 我认为射频或 CF 都不会导致此问题。 您可以看到 RF/CF 如何影响数据转换器中 DSG FET 的 bq76200简单应用原理图之外应用手册。
这可能是 FET 关断后由于电路板/负载寄生效应而导致的电压瞬变。 我可以想象、降低关断速度会导致 PACK+瞬态电压降低。
此致、
路易斯·埃尔南德斯·萨洛蒙
您好、Monica、
D2用于正瞬态保护、如果您需要瞬态保护、我建议添加它。 PACK+绝对最大电压实际上为100V。
D2的用途是 反激二极管、因此可以防止一些负瞬态。 现在、它并不完全用于瞬态保护、但也可以用于反向充电器保护。 它是可以添加的最简单的反向充电器保护。 但是、我不建议为此使用该二极管。
以下应用手册介绍了不同的反向充电器保护电路:
我建议使用中的电路、 第 2部分:低电压反向电压保护 。 添加反向充电器保护电路。
此致、
路易斯·埃尔南德斯·萨洛蒙