This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750:栅极驱动器#39;s 输出缺失

Guru**** 2380860 points
Other Parts Discussed in Thread: UCC21750
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1352847/ucc21750-gate-driver-s-output-is-missing

器件型号:UCC21750

您好!

我目前正在从事一个双有源桥直流/直流转换器项目、使用 UCC21750栅极驱动器 IC。 转换器的开关频率为20kHz、我们使用 SiC MOSFET 作为开关器件。 但是、我们遇到了两个栅极驱动器行为错误的问题。 具体来说 、是遇到栅极电压突然降至零的情况、导致 MOSFET 意外关断约500ns、而栅极驱动器的输入正常。 奇怪的是、栅极驱动器 IC 未触发任何故障。  

我已经了解了 PCB 布局、确保所有去耦电容器都靠近栅极驱动器 IC 放置、走线长度应尽可能短。 我附上了一个用于说明该问题的波形、尤其是在频率为1kHz 时。 栅极驱动器中是否有任何逻辑可以解释1kHz 时的这种行为?

我想提供有关 PCB 布局的更多详细信息。  我们在高侧栅极驱动器中使用了接地平面、这与建议用于 UCC21750的 PCB 设计指南不同。 尽管存在这种偏差、我想强调的是、我之前在许多设计中使用了接地平面、而不会遇到任何问题。

非常感谢您对此问题的任何见解或建议。

e2e.ti.com/.../Gate-Driver-Problem.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Raju:

    感谢您在 E2E 上发帖。

    根据波形、在栅极驱动器输出电压下降之前、SiC MOSFET 已经处于导通状态。 由于要驱动的 SiC MOSFET 在栅极电压下降之前已经处于稳定状态、我认为问题可能来自其他频率为1kHz 的系统噪声、该频率会影响栅极驱动器输入。

    • 您能否分享栅极驱动器电路的原理图和布局?
      • 我主要对 IN+、IN-和 RST 引脚感兴趣。 为了提高抗噪声的稳健性、这些引脚应在尽可能靠近栅极驱动器引脚的位置放置一个去耦电容器(10-100pF)。
    • 在故障期间、您是否能够使用以下信号捕获波形?
      • 信号:
        • IN+以 GND 为基准
        • IN-以 GND 为基准
        • 以 GND 为基准的 RST
        • OUTH 以 COM 为基准
      • 我想分析这些输入信号上的噪声。 使用最大示波器带宽和采样率、并使用小型探测环路将信号捕捉到引脚中的最准确表示。

    此致、

    安迪·罗布勒斯