[参考译文] BQ24172：VSYS 压降问题

您好、Nick。

与输入 FET 的导通相比、Q18的关断速度非常慢。  此时 FET 关闭而 FET 的二极管导通、下降。   您能否重新获得上面的图、但添加 ACDRV 或输入 FET 的栅极？

此致、

杰夫  

尊敬的 Jeff：

感谢您的回复。

请参阅以下捕获。

CH1 (黄色)：VSYS

CH2 (蓝色)：Q18的栅极

通道3 (紫色)：ACDRV

通道4 (绿色)：VIN

您好、Nick。

这看起来不是很糟糕。  使用电池 FET 的关闭时间规格是多少？

此致、

杰夫

尊敬的 Jeff：

我正在连接电池 FET 的时间规格。

尊敬的 Jeff：

我注意到、RGS=499K/FET=47nF/CGD=4.7nf 组件用于调整输入 Cgs 的导通速度。

增加 Cgs 具有高值是否会产生任何副作用？ 例如1uF。

谢谢

尼克  

尊敬的 Jeff：

很抱歉我迟到了回复。

是否可以修改 BATFET 的关断时间？  它是否可以通过 BATDRV (R576)的串联电阻器进行修改？

谢谢

尼克