主题中讨论的其他器件： TL431、 TLV431
能否与 TI FAE 讨论如何获取 UCC25660的仿真模型(希望可以使用某个示例 LLC 设计或参考设计的工作仿真、以此为起点)？ 我想我的常规 FAE (目前正在度假)在几个月前说、TI 有 UCC25660的内部模拟/模型、一旦我的雇主与 TI 签订了 NDA、他们就可以共享该模型。
我常规的 FAE 目前在度假、我刚刚签署了 NDA、并将其发送给了 TI 的律师、后通知我、希望尽快得到该仿真模型来帮助我快速解决一些设计/稳定性问题 (如果我的回忆正确、并且我的 FAE 对于现有的这样一个仿真模型是正确的)。
下面是一个问题、我想让仿真模型帮我自己弄清楚、或许有人可以帮我省去仿真：
我正在使用一个采用 UCC25660的非标准应用(非常宽的输入电压范围、无 PFC、与在我的工作范围内保持 ZVS 所需的磁化电流相比、输出功率相对较低)、这迫使我在 Lm、Lr、 和 Cr (2-3的极低 Ln=Lm/LR 比率)、并且控制环路的稳定性/带宽有问题。
我看到了一个轻负载时的一致波特图、以及一个非常不同但在高功率时仍然保持一致的波特图、其中占"低"与"高"的功率随输入电压的变化而变化。 所有这些情况下的开关频率均低于 LR-Cr 谐振频率(我的原型 MgMin > 1)。 大功率响应不太稳定、增益较低、但在一直向下扩展到-180度之前、在环路中测量到0度的频率要低得多。
我只能用大约150-200Hz 的交叉频率进行补偿、在某些瞬态条件下、我的光耦电流增加超过 IFB 足够长时间、以至于 UCC25660增加了开关频率、以至于磁化电流崩溃、器件进入硬开关。 (我目前禁用了突发模式、因为我的宽输入范围存在其他问题、但当我意外启用它时、即使是 HF 突发模式也产生了非常糟糕的波形、具有许多硬开关。) 我已经附上了我的未补偿(I 型)波特图、我将其用作设计2型或3型补偿网络的基础。
此外、最高的 TSET 选项为我提供了一些相对于最小开关频率的安全裕度、我有时会看到启动和负载暂态变化时的不稳定性、这让我想起了次谐波振荡： 输出占空比远不及50%、其中 ISNS 在一半的周期内具有高得多的尖峰、而在另一半周期内具有低得多的尖峰。 启动期间的低频和降低输出电流时的高频都会发生这种情况。 将 TSET 从3号更改为1号会使这些不对称消失、但这也意味着我的满量程输出功率是在仅为55-62uA 的光电电流范围内实现的。
我猜可能是 UCC25660的 VCR 合成器和 Vth ramp 充当一种斜坡补偿、以防止次谐波振荡、并且基于我的开关频率的 TSET 的斜坡速率不足以满足我的一组参数。
我已经使用了 TI 的 UCC25660x_CALC_1.0.xlsx 电子表格、但是它没有给出关于稳定性/带宽的任何建议、也没有考虑元件容差。 我可以选择输入值、从而成功推荐我当前使用的设计、但我选择了基于我编写的 Python 仿真的当前设计、这些仿真既考虑了我的工作范围、Lm、Lr、Cr 容差(但都基于第一个谐波近似)、 而且看起来 TI 的电子表格无法自动考虑组件容差中 mg 的变化、因为电子表格会使您更新图形以匹配所选组件。
有人知道哪些因素会影响 UCC25660反激式的未补偿(1型)频率响应、或者为什么我会根据功率级别获得两个非常不同的波特图？
