[参考译文] UCC14140-Q1：在首次施加几分钟的 VDD 和 EN 后、未检测到输出。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1354995/ucc14140-q1-output-is-not-detected-after-few-minutes-first-vdd-and-en-is-applied

尊敬的 TI 专家：

我的客户现在会在自己的 PCB 中测试 UCC14140-Q1和 UCC23133-Q1。

我与另一位专家审阅了这些原理图;

UCC14140-Q1： https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1272684/ucc14140-q1-looking-for-the-reference-for-single-output-system-configuration

UCC2333-Q1： https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1273989/ucc23313-q1-please-review-the-schematic

问题是、在他们根据上述审查结果制作了第一个样品后、该 PCB 就运行良好。

但他们做了二次采样,一些布局改变了,出现了异常输出。

1.施加了主电压12V 和 IO 电压5V ->将 UCC14140-Q1和 UCC2333-Q1的 EN 引脚施加为高电平-> VDD 输出在大约5~30秒后下降到0V。

2.在这种情况下，必须施加 EN 引脚高电平2~5次，通常可检测到 VDD 输出。

3.输出端未连接负载。 (FET 侧)

我附加第1个样片(工作状态良好)和第2个样片(工作状态不佳)的 PCB 布局。 您能评论一下这2个布局吗？ (这两个布局的原理图相同。)

e2e.ti.com/.../8446.Layout.zip

此致、

蔡斯