[参考译文] TPS3897：上电行为

您好、Glenn、  

感谢您的提问。 您能否提供完整的原理图、以便我们更好地评估情况？

再次感谢您的问题和耐心等待、

约书亚奥地利

你好、Joshua、

我整理了一个 SPICE 仿真来说明我们看到的情况。

在原理图中、我对 CT 使用了500nF、这相当于从 SENSE 上升到 SENSE_OUT 上升大约2s。

在全部3种情况下、SENSE 在 VCC 之前0.5s 处于高电平。

image1 -在 VCC 中启用

图像2 -在 VCC 后启用延迟1s

图像3 -在 VCC 后启用延迟2.5s

我还认为这是预期行为...当我们首次评估部件时、在"时间要求"部分中漏掉了注释：

2015年数据表的第7.6节中的表下包含以下内容

"(1)在上电期间、VCC 必须超过1.7V 并持续至少50 μs (加上传播延迟时间、tpd (r))、然后才能输出处于正确状态。"

遗憾的是、时序图没有很好地显示上电行为。