• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 183 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM25148：输出电压降至3A 以上

admin
Guru**** 2394305 points
Other Parts Discussed in Thread: LM25148, LM25149-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1219335/lm25148-vout-drop-above-3-amps

器件型号：LM25148
主题中讨论的其他器件： LM25149-Q1

您好！

我已经设计了一个使用 LM25148的电路板、以达到5V 输出@ 8A、以及15V 输入。

我已经使用数据表和 WebEnch 创建了设计。

我将使用电子负载测试设计。 它可以在 Vout = 5.02V 时达到3.0A。

在3.1A 时、PGOOD 变为低电平、Vout 降至4.33V。 VOUT 保持在4.33V 至5A。 我可以在 Vout=3V 的情况下达到11A。

原理图

顶层布局

无负载：C2->LO；C3->SW；C4->HO； Math -> HO Minus SW

2A

2A 负载。 输出电压= 5.02V

4A

4A 负载、Vout 降至4.33V

有任何想法或线索吗?

感谢你的帮助。

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jean：

    您是在 IC 还是 FET 上测量这些栅极驱动 HO 和 LO 信号？

    当 VOUT 以4A 的电流下降时、SW 节点看起来会是什么样子？ 它稳定吗？ 此外、您的 VIN 在该情况下是否稳定？

    您可以附加一个快速入门计算器吗？

    https://www.ti.com/tool/LM5148-LM25148DESIGN-CALC 

    我认为您的 HO 和 LO 迹线应该更厚、您需要20mil 迹线。

    此外、应放置 LM25148位置、以尽可能缩短栅极驱动布线长度。 现在、看起来您有很长的 LO 布线。

    这是两层式设计吗？ 您应该添加一个电流检测滤波器来滤除 ISNS+和 VOUT 信号的噪声。

    请参阅 LM25149-Q1 EVM 原理图和布局以获取参考。

    https://www.ti.com/tool/LM25149-Q1EVM-2100 

    请告诉我、

    -奥兰多

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、奥兰多！

     在 FET 上测量信号。 我觉得,这是一件很重要的事情,但是,这是一件很重要的事情。

    e2e.ti.com/.../0118.LM5148_2D00_LM25148-Quickstart-Calculator_5F00_rev3.xlsm

    我附上了计算器。

    你是对的,我的 FET 线迹只有11mil 和 LO (36mm 长)比 HO (26mm 长)长得多.

    设计为4层。 LO 和 HO 信号是否应位于不同的层上？

    我已尝试 ISNS+滤波器、但它不会改变行为。

    我添加了自举二极管、这很有用。 我现在可以转至4.2A。 为什么？

    然后、我使用引线将 SW、LO 和 HO 引线加倍、印象非常深刻的7A。

    我将重新设计板并告知您。

    谢谢！

    JY

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jean：

    是的、您的 LO 信号看起来好像发生了一定程度的自开启。 这时 SW 和 HO 会通过低侧 FET 的 寄生栅漏极电容电容电容耦合到 LO。

    您可以看到 LO 振铃恰好出现在 SW 节点上升时、如果此振铃高于 FET 阈值、则低侧 FET 可能会在与高侧 FET 同时自开启。

    较厚的布线(或引线飞跨)会降低布线电阻和电感、并且低侧驱动器的下拉电阻可以更好地保持低侧 FET 关闭。

    不确定自举二极管为什么起作用、或许它有助于增加自举电压和 HO 驱动强度。  

    此外、HO 和 SW 应以差分方式路由到高侧 FET。

    理想情况下、LO 和 HO 应位于不同的层、但如果是4层、第二层可能很难成为 GND 层、但是的、您应该可以在同一第三层上使用 HO 和 LO 布线、只需在这两个布线之间保持 GND 覆铜。

    希望这对您有所帮助。

    -奥兰多

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我终于收到了我的新原型板。

    更好的放置、更短、更粗的布线可以解决问题。

    谢谢你。

    JY