• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 101 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCD3138：UCD3138相移模式

admin
Guru**** 2390755 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1223734/ucd3138-ucd3138-phase-shift-mode

器件型号：UCD3138

您好

我使用的是 UCD3138CC64EVM-030A。

我希望 PWM 在相移模式下运行。 首先,我想通过一个简单的实验来实现它,但我发现了一些问题。

1.   MASTER_SYNC_CNTL_SEL 位设置为0、主器件 SYNC 由相位触发器寄存器控制。

2. DPWM1的 PHASE_TRIGGER 位设置为400、DPWM0为0。

3. DPWM_MODE 位设置为2，多输出模式。

但在示波器上、DPWM0A 与 DPWM1A 完全一致、没有相位差。

那么、 我想问我的配置是否有什么问题？

此致、

Jie

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jie、

    您希望哪个通道成为主通道？ 首先、假设 DPWM0是此处的主器件。 请参阅以下配置。

    Dpwm1Regs.DPWMCTRL0.bit.MSYNC_SLAVE_EN = 1；//配置为从模式

    Dpwm0Regs.DPWMPHASETRIG.all = ？；// 填充所需数据。

    LoopMuxRegs.DPWMMUX.bit.DPWM1_SYNC_SEL = 0；//从器件到 DPWM-0

    谢谢  

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，BISS

    非常感谢您的回答。

    如您所述、我在添加这些代码后能够成功配置相移的 PWM。

    顺便说一下、您是否知道如何将滤波器负载与相位相关联？

    此致、

    Jie

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jie：

    Dpwm0Regs.DPWMCTRL0.bit.MASTER_SYNC_CNTL_SEL = 1；//1 =由 CLA 值控制的主器件同步

    谢谢  

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、BiSS：

    非常感谢您的答复。

    您能帮我再解决一个小问题吗？  

    Dpwm0Regs.DPWMCTRL0.bit.MASTER_SYNC_CNTL_SEL = 1；//1 =由 CLA 值控制的主器件同步

    但是、对于多输出模式、滤波器负载还决定 DPWMAB 的下降沿。

    那么、如何确保在相移期间 DPWMAB 的占空比为0.5

    此致、

    Jie

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jie：

    对于"如何确保相移期间 DPWMAB 的占空比为0.5"您有点困惑、您能否 提供 更多详细信息？

    此致、

    彼得

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jie：

    是否希望 DPWM1A 从属于 DPWM0A 和由 DPWM0的 CLA 值控制的相移？

    或者、您是希望 DPWM0B 从属于 DPWM0A、以及由 DPWM0的 CLA 值控制的相移？

    这是不同的实现方式。 您能抽出您需要的时间来更好地理解吗？

    此致、

    彼得

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Peter

    非常感谢您的回复！

    当我将相移设置为由滤波器占空比确定时、我发现不仅 PWM 相位发生变化、它们的占空比也发生变化。

    我希望 DPWM1A 从属于 DPWM0A、以及由 DPWM0的 CLA 值控制的相移。

    PSFB 的占空比应始终为0.5。

    如下所示：

    此致、

    Jie

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jie：

    您可以参考手动中的"Muti-Mode Open Loop (多模式开环)"配置。 在此模式下、DPWM 的边沿由事件寄存器决定。

    以下配置供您参考。

    //禁用 CLA

    Dpwm0Regs.DPWMCTRL0.bit.CLA_EN = 0；

    Dpwm1Regs.DPWMCTRL0.bit.CLA_EN = 0；

    //Mater 从属设备  

    Dpwm0Regs.DPWMCTRL0.bit.MSYNC_SLAVE_EN = 0；//主器件

    Dpwm1Regs.DPWMCTRL0.bit.MASTER_SYNC_CNTL_SEL = 1；//从器件

    LoopMuxRegs.DPWMMUX.bit.DPWM1_SYNC_SEL = 0；//0 = DPWM 0同步(默认)

    //相移由 CLA 触发

    Dpwm0Regs.DPWMCTRL0.bit.MASTER_SYNC_CNTL_SEL = 1；//1 =由 CLA 值控制的主器件同步

    //DPWM0时序

    Dpwm0Regs.DPWMEV1.bit.EVENT1 = 0；

    Dpwm0Regs.DPWMEV2.bit.EVENT2 =  周期* 0.5；

    Dpwm0Regs.DPWMPRD.bit.PRD =周期；

    //DPWM1时序

    Dpwm1Regs.DPWMEV1.bit.EVENT1 = 0；

    Dpwm1Regs.DPWMEV2.bit.EVENT2 =  周期* 0.5；

    Dpwm1Regs.DPWMPRD.bit.PRD =周期；

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter：

    非常感谢您的回复和详细的配置说明。

    我成功实现了相移 PWM。

    此致、

    Jie

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jie：

    不用客气。

    此致、

    彼得