This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我们有一个定制电路板、其中包含 UCD90160电源序列发生器、用于对 FPGA 的电源轨进行监视和定序。 在新的定制板的构建中,我们使用了 UCD90160A 器件,这是 UCD90160的引脚对引脚替代器件。
我们有一个包含 UCD90160的设计的系统文件(.tifsp 文件)(添加在随附的 zip 文件中供您参考)。
从该系统文件中、我们可以使用 Fusion Digital 工具单独以离线模式导出 UCD90160的工程文件(XML 文件)、如下图所示(XML 文件位于随附的 zip 文件中供您参考)
在具有 UCD90160A 的新定制电路板构建中、我们导入了该 XML 文件来配置 UCD。
成功导入并配置后、电路板上电后、需要大约3.5秒来完成 FPGA 电源轨上电、这在之前用于立即上电的电路板中是观察不到的。 当开始调试该问题时、我们发现在监控第一个电压轨(即在我们的设计中、该电压轨直接来自外部电源)之后、UCD 将按顺序启用第二个电压轨延迟了约3.3秒。
从 UCD90160A 的数据表可以看出、可配置的电源轨的最大 TON_DELAY 为3276ms、如下所示、这个值几乎与我们在上面观察到的延迟相匹配。
即使我们尚未将 TON_DELAY 配置为3276ms、UCD90160A 也会进入最大 TON_DELAY 状态以开启第二个电源轨。
只有在电路板通电后才会观察到这种加电延迟。 当通过 PMBUS_CNTRL 引脚控制 UCD 来关闭和开启序列而不关闭外部电源时、UCD 行为正常、我们可以在 PMBUS_CNTRL 置位后立即观察 FPGA 电源轨的上电情况、没有如此大的延迟。
我们能否知道导致此类问题的原因是什么?
这是 UCD9016A 的原理图、
e2e.ti.com/.../UCD90160A_5F00_TI_5F00_query.zip
--
提前感谢
Kiran
您好
我没有跟着你的问题。 在配置文件中、PMBus_control 是用于触发开/关的信号。
你说什么?
此致
颐和
您好、Yihe、
抱歉让您感到困惑。 我想说的是、当我们首次为电路板加电时、即为为为 UCD 和其他外设供电的电路板提供外部电源(与冷启动条件类似)。 在这种情况下、我们将观察上述延迟。 这是所有外部电源第一次斜升的条件(例如为 UCD 供电的3.3V 和第一个被监控的电源轨为12V)。
UCD 首次为所有电源轨上电后、下一次我们使用 PMBus_control 来尝试打开和关闭 FPGA 电源轨(即、不对外部电源进行下电上电)、我们不会观察 延迟。 在这种情况下、 UCD 将按顺序关闭所有电源轨、但作为第一个监控轨的12V 电源轨仍然存在、因为它来自外部电源、在我们的配置中、UCD 仅监控该12V 电源轨以启动实际的上电序列和断电序列 所有导轨都 按顺序断电、但12V 电压仍然存在。
--
此致、
Kiran
您好
我不明白在没有外部事件的情况下 UCD 会有何不同。
必须确保3V3良好
2. PMBUS_CONTROL 需要是一个正确的位置以便 UCD 可以打开电源。
请提供一个波形、其中包含12V、3V3、PMBUS_CONTROL 和来自第一个导通电源轨的使能信号。
此致
颐和
您好、Yihe、
这里是降压转换器的
1.电路板首次使用外部电源上电时
在这里、我们可以观察到12V 向上电压与开启第一个电源轨的使能之间大约3.4秒的延迟
放大第一张图的版本显示、UCD 电源(MSP_VSYS_3V3)和 PMBUS_CNTRL 同时斜升、12V 在其间的大约16ms 秒的延迟后斜升。
2.当我们取消置位并置位 PMBUS_CNTRL (即、不执行下电上电、而只是控制 PMBus_CNTRL 引脚)时
在这里、我们可以观察到、在 PMBUS_CNTRL 引脚置位且没有任何巨大延迟时、要开启的第一个电源轨的使能为高电平、正如我们在第一个案例中看到的那样。
--
此致、
Kiran
您好
感谢您的波形。
除非提供更多数据、否则我无法解释
1.探测需要直接从 UCD 侧进行,以避免任何焊接问题。 是直接来自引脚11和引脚54的0V85_en 和12V 信号。
2.针对0.85V 电源轨。 请将其更改为自动、而不是控制引脚、以了解其工作原理
3.对于0.85V 电压、请在步骤2后消除12V 电压依赖关系。
此致
颐和
探测需要直接从 UCD 侧进行以避免任何焊接问题。 是直接来自引脚11和引脚54的0V85_en 和12V 信号。
您好、Yihe、
以下捕捉可直接从 UCD 引脚进行探测。 波形中没有变化。 此外、还对 UCD 的每个引脚进行了焊接接触、以避免出现焊接问题。
0.85V 电源轨。 请将其更改为自动、而不是控制引脚、以了解其工作原理
3.对于0.85V 电压、请在步骤2后消除12V 电压依赖关系。
[/报价]将仅0.85V 电源轨开启配置为自动(配置设置中为无)并将所有其他电源轨作为控制引脚、其他电源轨的上电序列是否会发生任何变化(返回到0.85V)? 只是为了确认、以便我们在任何情况下都不会错过上电序列。
--
此致、
Kiran
您好
是的、是这样。 我们现在仅关注0.85V、以便您可以使另一个电源轨保持关闭(不翻转控制引脚)。
此致
颐和
您好、Yihe、
我们将 UCD90160A 替换为 UCD90160、问题得到修复。 我们又进行了一次调试、其中 MSP_VSYS_3V3在配置 FPGA 时缓慢降低。 我们有一个通过输入为 MSP_VSYS_3V3的 TI 负载开关供电的 FPGA 3.3V 电源轨(UCD 配置中的电源轨7)。 当负载增加时、电压缓慢降至3V。 因此、当电压降至3V 以下时、UCD90160A 会进入下电上电周期、并重新对电源轨进行定电压、并导致 FPGA 重新上电。 此外、我们无法在 UCD 所记录的故障中看到任何有关电源轨7欠压故障的日志。
我们尝试了从不同电源为3.3V (MSP_VSYS_3V3)供电、但当从不同电源供电时、尚未检测到所有 UCD。 因此我们想要更改 UCD 器件、并将其更改为 UCD90160。 现在、3.5秒启动延迟已被固定。 但是、我们无法确定导致此类延迟的原因、以及 在 将从 UCD90160生成的项目文件(XML)导 入到 UCD90160A 中时要进行的更改。
3.3V 电压骤降仍然存在、将在 相应的 负载开关器件下提出单独的查询。
谢谢你。
--
此致、
Kiran
您好
如果您的 VCC 低于2.9V、UCD90160A 将不起作用、但 UCD90160可在欠压功能未启用时起作用。 这就是区别。
但我不明白为什么从其他电源为3V3供电会阻止检测到 UCD。 您确定3V3已连接到 UCD 吗?
此致
颐和
您好、Yihe、
感谢您提供的信息。
您确定3V3已连接到 UCD 吗?
是的、确实是与 UCD 相连。 同一电源轨上还有其他器件、例如 MSP430、这些器件在由其他电源供电时全都出现了。
--
此致、
Kiran
您好
您必须确保 V33、RESET、BPCAP、TRST 都正常。
此致
颐和