大家好、
我们有一个定制电路板、其中包含 UCD90160电源序列发生器、用于对 FPGA 的电源轨进行监视和定序。 在新的定制板的构建中,我们使用了 UCD90160A 器件,这是 UCD90160的引脚对引脚替代器件。
我们有一个包含 UCD90160的设计的系统文件(.tifsp 文件)(添加在随附的 zip 文件中供您参考)。
从该系统文件中、我们可以使用 Fusion Digital 工具单独以离线模式导出 UCD90160的工程文件(XML 文件)、如下图所示(XML 文件位于随附的 zip 文件中供您参考)
在具有 UCD90160A 的新定制电路板构建中、我们导入了该 XML 文件来配置 UCD。
成功导入并配置后、电路板上电后、需要大约3.5秒来完成 FPGA 电源轨上电、这在之前用于立即上电的电路板中是观察不到的。 当开始调试该问题时、我们发现在监控第一个电压轨(即在我们的设计中、该电压轨直接来自外部电源)之后、UCD 将按顺序启用第二个电压轨延迟了约3.3秒。
从 UCD90160A 的数据表可以看出、可配置的电源轨的最大 TON_DELAY 为3276ms、如下所示、这个值几乎与我们在上面观察到的延迟相匹配。
即使我们尚未将 TON_DELAY 配置为3276ms、UCD90160A 也会进入最大 TON_DELAY 状态以开启第二个电源轨。
只有在电路板通电后才会观察到这种加电延迟。 当通过 PMBUS_CNTRL 引脚控制 UCD 来关闭和开启序列而不关闭外部电源时、UCD 行为正常、我们可以在 PMBUS_CNTRL 置位后立即观察 FPGA 电源轨的上电情况、没有如此大的延迟。
我们能否知道导致此类问题的原因是什么？
这是 UCD9016A 的原理图、
e2e.ti.com/.../UCD90160A_5F00_TI_5F00_query.zip
--
提前感谢
Kiran
您好、Yihe、
这里是降压转换器的
1.电路板首次使用外部电源上电时
在这里、我们可以观察到12V 向上电压与开启第一个电源轨的使能之间大约3.4秒的延迟
放大第一张图的版本显示、UCD 电源(MSP_VSYS_3V3)和 PMBUS_CNTRL 同时斜升、12V 在其间的大约16ms 秒的延迟后斜升。
2.当我们取消置位并置位 PMBUS_CNTRL (即、不执行下电上电、而只是控制 PMBus_CNTRL 引脚)时
在这里、我们可以观察到、在 PMBUS_CNTRL 引脚置位且没有任何巨大延迟时、要开启的第一个电源轨的使能为高电平、正如我们在第一个案例中看到的那样。
--
此致、
Kiran
探测需要直接从 UCD 侧进行以避免任何焊接问题。 是直接来自引脚11和引脚54的0V85_en 和12V 信号。
您好、Yihe、
以下捕捉可直接从 UCD 引脚进行探测。 波形中没有变化。 此外、还对 UCD 的每个引脚进行了焊接接触、以避免出现焊接问题。
0.85V 电源轨。 请将其更改为自动、而不是控制引脚、以了解其工作原理
3.对于0.85V 电压、请在步骤2后消除12V 电压依赖关系。
[/报价]将仅0.85V 电源轨开启配置为自动(配置设置中为无)并将所有其他电源轨作为控制引脚、其他电源轨的上电序列是否会发生任何变化(返回到0.85V)？ 只是为了确认、以便我们在任何情况下都不会错过上电序列。
--
此致、
Kiran
