This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1212919/tps61390-max-allowable-capacitance-on-vsp-pin
您好、TI 人。
当我使用 TPS61390时、我希望在 VSP 引脚上放置比 EVM 中47pF 更大的电容、以便更好地滤除噪声。
您能否建议 VSP 引脚上允许的最大电容？ 这样我就可以确保我的硬件设计在安全范围内。
谢谢！
您好、Ace、
通常、建议使用 EVM 用户指南中的 CAP。 在您的情况下、需要较大的电容器来 进行更好的噪声滤除。
很难设置允许的最大电容、因为这是在噪声滤波和采样电压设置之间进行权衡的结果。
假设使用了非常大的电容器、那么在达到正确(最终)电压之前、可能会对错误的电压进行采样。
一般的方法是：逐渐增加电容、如果 可以满足噪声过滤的要求、并且 VSP 上的电压可以稳定在最终值、那么电容将是合适的。
此致
雷
尊敬的 Lei：
感谢您的意见。 我可以自行在电容尺寸和稳定时间之间进行权衡。 没关系。
但我的问题是、每个放大器都具有它可以支持的最大容性负载。 由于 VSP 引脚内部有一个放大器、因此该引脚也应支持最大电容。 如果高于该值、VSP 输出将不稳定。
您能否提供该最大电容值？
明白了您的观点。 感谢您的讲解。
我明天会检查并得到反馈。
设计人员建议的 VSP 引脚中的最大电容为100pF。 超过此值可能会导致内部 放大器出现低相位裕度和大量瞬态振铃。
