请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS62823 大家好。
当器件进入 UVLO 而 VIN 出现严重振铃时、我会观察到 SW 引脚过流。 此器件的这种行为是否正常？
SW 引脚上测得的峰值电流约为5.5A、远远超出工作条件、并且高于高侧 FET 电流限值(最大值)。 我可以通过添加更多电容器来减少 VIN 处的振铃、但我想知道这款器件的行为为什么如此。
此致。
我忘了说、我的测试设置使用电子负载消耗2.4A 的恒定电流。 如果我将电子负载设置为消耗2.0A、则 IC 的行为与上一帖子中所示的100%占空比模式不同。 如果我在关断前通过 EN 引脚禁用转换器、UVLO 将不会被触发并安全停止。
(2.4A 负载下为↓μ A。 关闭前的 EN-OFF。)
(↓μ A、2A 负载。 探测 SW 引脚电压、而不是电流、因为我现在没有设置电流探头。)
(无负载时为↓μ A)
您好！
您是否在红圈突出显示的区域中指的是电感器电流(5.5A)？ 从图中可以看出、该区域的 VIN < 2V 且 UVLO 限制。 两个 FET 均关断、器件也关断。 它不是图中所示的100%占空比。 当 VIN 低于 UVLO 时、电流限制功能不起作用。
电感电流流经低侧 FET 的体二极管。
如果还存在一些困惑、请告诉我。
此致、
瓦伦
我很抱歉。 我不小心点击了"这解决了我的问题"按钮。 我可以重新打开此帖子吗？
I 在2.4A 负载下检查了 SW 电压。 我仍然感到困惑的是、刚好在峰值电流之前、SW 电压处于高电平(以橙色圆圈标记)。 这是由体二极管引起的吗？
您好！
没问题、当你对该线程添加注释时、该线程会自动重新打开。
由于 VIN 正在振荡并处于 UVLO 操作边界、因此您会看到器件尝试重启的一些区域。 以橙色突出显示的区域表示高侧 FET 开启。 从技术角度而言、它不是100%占空比、因为 VOUT 为负。 此处的 VIN 只下降到了大约1.5V、这不同于第一张图片中它下降到1V 的情况。 示波器屏幕截图就会发现、如果您也向最后一张示波器屏幕截图添加电感器电流、
此致、
瓦伦
大家好。
附加了另外两个示波器截图。 绿色迹线(CH2)是电感器电流。
您好！
感谢您的讲解。 因此、根据之前拍摄的示波器、OCP 在达到5A 后约300ns 时触发。 我认为这比典型值60ns 长得多。 这是预期的 OCP 行为吗？ 此外、首先为什么高侧 FET 为接近1.9µs 的电压接通？
在 实际应用中发生这种情况的几率可能很低，因为您需要一条长导线的过流情况才能使 VOUT 变为负极。 [/报价]您是说当 VOUT 低于0V 时、这是器件的预期行为吗？
此致。
