[参考译文] DCR010505：电路审查请求

admin

Guru**** 1820450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1204263/dcr010505-circuit-review-request

器件型号：DCR010505

大家好、TI 支持团队

我收到了客户的电路审查请求并正在进行询问。

下面的图1是 DCR010505U 产品的电路图。

请检查是否有任何问题。

[主要考虑事项]

-电容器施加到 Vin 引脚: 47uF,低 ESR

-电容器施加到 Vout 引脚: 47uF,低 ESR

-电容器施加到 Vrec : 1uF,低 ESR

[图1]

图2是 Vrec 和-Vout 之间测量电压的图。

它实际上显示了6.8V 的差异。

这款器件不是问题吗？

(数据表中列出的整流输出(VREC)的典型值为5V。)

[图2]

通过相应的电路、通常输出 Vout、如图3所示。

[图3]

感谢您发送编修。

谢谢。

此致、

1 年多前

0 admin 1 年多前

TI__Guru**** 1820450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 MJ：

感谢您联系我们。原理图看起来很好。 VREF 是来自内部变压器的整流电压、也是内部 LDO 的输入、因此应高于5V、您看到的情况良好。我认为混淆来自 EC 表 VREC、我认为这是稳压输出 VREG 的拼写错误。

最后、输出电压波形看起来很大。这样的设计可以很好地完成。

如需进一步帮助、请随时与我们联系。

此致、

友好

0 admin 1 年多前

TI__Guru**** 1820450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，你好

感谢您的答复。

我想问您另一个问题。

在上面的图1中、VREC 通过 CFILTER 连接到–VS、而不是–VOUT。我的客户担心初级侧的接地噪声会影响次级侧。

正如您在下面的方框图中所看到的、即使 VREC 通过 CFILTER 连接到–VS、初级侧和次级侧也是隔离的。当然、–VS 和–VOUT 之间没有任何连接。这意味着初级侧和次级侧之间没有返回路径。只要 VREC 高于2V、ENABLE 就处于活动状态、+VREC VOUT 将是正常的、如图3所示。

您能否告诉我您对初级侧接地噪声有可能进入次级侧 LDO 输入的意见？

非常感谢您的及时回复。

谢谢

0 admin 1 年多前

TI__Guru**** 1820450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

如果它们需要通过内部变压器寄生耦合产生一些非常高频的噪声、则可以将 EN 电容器接地到 VOUT 节点、从而保持使能引脚处的相同功能。

谢谢。

友好

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] DCR010505：电路审查请求