[参考译文] WEBENCH-POWER-DESIGNER：与 Webench 生成的设计相比、效率更低

admin

Other Parts Discussed in Thread: CSD18540Q5B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1197860/webench-power-designer-lower-efficiency-compared-with-the-webench-generated-design

器件型号：WEBENCH-POWER-DESIGNER
主题中讨论的其他器件：CSD18540Q5B

大家好、

据我们的客户称、Webench 建议的设计与实际的 PCB 设计并不一致。他构建了 PCB 并测试了电路板。请参看他的调查结果如下。

1.该器件在实际 PCB 中的效率下降了7%。 PCB 布局是在 Webench 中生成的设计。
2.如果输出电流为19A、Webench 推荐使用两个并联的 CSD18540Q5B MOSFET、但如果输出电流设置为20A、则建议仅使用一个 CSD18540Q5B MOSFET。
3.使用两个 MOSFET 时、器件的效率比单个 MOSFET 要低2%、并且都不符合 Webench 仿真中的效率

这是 WEBENCH 设计文件、

webench.ti.com/.../SDP.cgi

这些规格为：
输入电压= 30V
输出电压= 5V
IOUT = 20A

请参阅随附的客户 Excel 文件。

e2e.ti.com/.../0523.30V_5F00_to_5F00_5V_5F00_20A_5F00_BUCK.xlsx

这种错误可能是由什么原因引起的？

此致、

达尼洛

2 年多前

0 admin 2 年多前

TI__Guru**** 2386600 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好， Danilo，

我们将研究这一点。我很快就会回到你的身边。

谢谢。此致、
普拉芬

0 admin 2 年多前

TI__Guru**** 2386600 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好，Danilo，

我们的产品专家已通过电子邮件回答您的上述问题。上述第2点中提到的 webench FET 选择查询如下所示。

Q：如果输出电流为19A、Webench 建议使用两个并联的 CSD18540Q5B MOSFET、但如果输出电流设置为20A、则建议仅使用一个 CSD18540Q5B MOSFET。

WEBENCH FET 选择算法可以计算给定条件(输入电压、输出电压、输出电流和频率)下 FET 的功率损耗。如果 FET 达到结温阈值(IC Tj 最大值)、WEBENCH 会抑制 FET 并使用并联 FET 以降低功率耗散。如果并联 FET 仍达到结温阈值、WEBENCH 会降低工作频率并选择 FET。 (单路或并行)。

对于20A 负载电流、选择了具有降低频率的单个 FET。 i、e 286.63KHz。

对于19A 负载电流、选择并联 FET 来获得最大频率(不降低频率)、即323.2KHz

请注意、您可以在高级用户选项中选择如下所示的首选频率。如果您有任何疑问、敬请告知。

谢谢。此致、

普拉芬

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] WEBENCH-POWER-DESIGNER：与 Webench 生成的设计相比、效率更低