[参考译文] TPS65219：无输出(它只输出三次)

您好！

器件专家今天到场、明天会再来、应该能够帮助您解决这个问题。 我会检查是否有人可以更快地回应,但你可以期待一个答案到周三3/13。

此致、

马特

感谢您的答复。

我想分享一些我已经确认的补充信息。

似乎在移除 CPU 电源引脚和相应去耦电容器之间的连接、并且移除电源引脚上的虚拟负载(下拉电阻器)后、电压正在正确输出。 RESETOUT_N 信号也已成功输出。

蓝色：VSYS (5V)
绿色：降压2 (3.3V)

蓝色：VSYS (5V)
绿色：降压3 (1.2V)

蓝色：VSYS (5V)
绿色：LDO2 (0.85V)

蓝色：VSYS (5V)
绿色：RESETOUT_N

按以下顺序添加 CPU 和 TPS6521901电源时序(如图所示)之间的连接后： Buck2 -> LDO4 -> LDO1 -> LDO3 -> Buck3 -> Buck1 -> LDO2中、电源在连接 LDO2的输出(0.85V)时、经历了一种在电压下降之前上升三倍的行为。
(此时、RESETOUT_N 未连接到 AM64。)

此外、从 TRM 和数据表中、我发现 LDO 的电容器要求违反了。 我尝试按如下方式减小电容值来进行一些更改、但没有改善这种情况：
LDO1：2.2uF ->无变化
LDO2：24uF -> 14uF
LDO3：58uF -> 28uF
LDO4：34.4uF -> 24.4uF

如果将 CPU 连接到 LDO2导致"NG"状态、是否可能是导致过流的原因？ LDO2仅连接到 AM64、不连接到任何其他器件。
(AM6422上的以下电源引脚是与 LDO2的唯一连接)：
VDDA_0P85_SERDES0 (P12、P13)
VDDA_0P85_SERDES0_C (P11)
VDDA_0P85_USB0 (T12)
VDDR_CORE (L10、M13)
VDD_DLL_MMC0 (H14)
VDD_MMC0 (K13)

如果您对解决此问题有任何建议、我将不胜感激。

您好！

您能否确认在断开所有负载后所有 PMIC 电源轨都保持开启状态？ 您需要 LDO1的多大输出电压、3.3V 或1.8V？  

多功能引脚(VSEL_SD、MODE/RESET、MODE/STBY)的当前状态是什么？ 这些引脚不能悬空。  

谢谢。

布伦达

你好

在断开与 CPU 的所有连接的情况下、Buck1-3、LDO1-4和 RESETOUT_N 保持开启。
此时、LDO1的电压为1.8V。

VSEL_SD 引脚悬空。
将 VSEL_SD 引脚上拉至5V 后、LDO1的电压发生变化、但无法保持导通状态症状的情况并未改善。
当只有0.85V CPU 连接被断开时、它正常输出、但是当0.85V 被连接至 CPU 时、它再次停止输出。

蓝色：VSYS (5V)
绿色：LDO1 (3.3V)

蓝色：VSYS (5V)
绿色：LDO2 (0.85V)

在我的电路中、LDO1的输出未使用。 (Buck2可向 VDDA_3P3_SDIO 提供3.3V 电压、并连接到 CAP_VDDSHV_MMC1和 VDDSHV5。)
当移除 R447时、每个电源都能保持导通状态。 但是、当连接 R447时、每个电源都无法保持导通状态。
R447连接在 LDO2和 AM64之间。

移除 R447后 Buck1-3、LDO1-4和 RESETOUT_N 的电压波形。

蓝色：VSYS (5V)
绿色：降压1 (0.75V)

蓝色：VSYS (5V)
绿色：降压2 (3.3V)

蓝色：VSYS (5V)
绿色：降压3 (1.2V)

蓝色：VSYS (5V)
绿色：LDO1 (3.3V)

蓝色：VSYS (5V)
绿色：LDO2 (0.85V)

蓝色：VSYS (5V)
绿色：LDO3 (1.8V)

蓝色：VSYS (5V)
绿色：LDO4 (2.5V)

蓝色：VSYS (5V)
绿色：RESETOUT_N

我测量了从 LDO2到 CPU 的路径上的电流、但它似乎没有任何超过电流限制的尖峰电流。

青色：LDO2_CURRENT
绿色：LDO2 (0.85V)

我认为实施失败的可能性很低、因为在其他原型板上也会出现类似的症状。 打开电源是否可能损坏 AM64？ 例如、是否有可能在该电路中连接 AM64的 LDO2的引脚内发生闩锁？

如果我可以检查哪些东西来帮助解决该问题、请告诉我。

谢谢你。

您好！

您能否以可搜索的 PDF 格式而不是图像格式共享原理图？ 如果需要、还可以通过专用 E2E 消息共享该原理图。 同时、我的反馈如下：

• VSEL_SD 不能悬空。 LDO1配置为旁路、输出电压由 VSEL_SD 引脚设置、极性如下：
  • VSEL_SD 高 ：LDO1=3.3V (作为旁路并要求 PVIN_LDO1=3.3V)
  • VSEL_SD 低电平 ：LDO1=1.8V (用作固定1.8V LDO)

• 为什么  BUCK2为 VDDA_3P3_SDIO、CAP_VDDSHV_MMC1和 VDDSHV5供电？ AM64具有一个内部 LDO、用于为 SD 卡 IO 电压供电。  您只需 使用 CAP_VDDSHV_MMC1的输出为 VDDSHV5供电。  

• 这是 AM64 SK EVM 的链接。 您可以将其用作参考、以了解 PMIC 与处理器之间的连接。 链接： https://www.ti.com/tool/SK-AM64B

谢谢。

布伦达

您好！

我已在 E2E 中通过私人消息收到电路图。

关于 VSEL_SD、
我已确认通过上拉 VSEL_SD 将3.3V 输出到 LDO1。 当 LDO2未连接到 AM64时、电源轨保持开启状态。 但是、当 LDO2连接到 AM64时、电源轨不会保持开启状态。

关于 Buck2的连接、
对于"Buck2"的连接解释不足、我深表歉意。 Buck2"连接到"VDDA_3P3_SDIO"。 "CAP_VDDSHV_MMC1"和"VDDSHV5"已连接、但它们未连接到"Buck2"。

我已经查看了 AM64 SK EVM 的文档。 虽然 AM64 SK EVM 使用 TPS6522053RHBR、但我想澄清一点、LDO2的规格与 TPS6521901不同。

关于 AM64 SK EVM 上 PMIC 的 LDO2与 AM64之间存在磁珠磁芯、我了解到您曾尝试在电路中实现该方法、但电源轨并未保持开启状态。

我在 LDO2与 PMIC 上的 AM64断开的情况下进行了以下测试：
A：使用电子负载从 LDO2汲取电流... 即使输出电流约为400mA、电源轨仍保持开启状态。

B：向 LDO2添加电容器…… 我添加了10uF 至100uF 的电容器、增量为10uF、但在所有情况下、电源轨都保持开启。

在 LDO2与 AM64断开连接的情况下、我为 PMIC 上电、并从稳定电源向 AM64提供0.85V 的电压。 由于定序问题、我没有为 AM64执行复位释放。
在0.85V 路径中未观察到浪涌电流。 此外、PMIC 的电源轨保持开启状态。

我找到了一个使用 TPS6521901的示例电路 BeaglePlay。 BeaglePlay 使用 AM62、后者具有与 AM64不同的连接(例如 VDDR_CORE 的引脚数量以及存在 VDDA_0P85_SERDES0)。 使用 TPS6521901时、此差异是否变得至关重要？

在 TPS6521901系列中、TPS6521907似乎可以向 VDD_CORE 提供0.85V 电压、并使用公共源(Buck1)与 VDDR_CORE 及其他一起使用。
如果 TPS6521901用于 AM64中的电源、那么 AM64侧是否需要对 TPS6521901 (VDD_CORE=0.75V)和 TPS6521907 (VDD_CORE=0.85V)进行任何具体设置或修改？

谢谢

您好！

感谢您共享更新。 以下是我的输入：  

• 除非上拉 VSEL_SD 并且 PVIN_LDO1连接到3.3V 输入电源、否则 LDO1不会输出3.3V。 在您的原理图中、PVIN_LDO1似乎连接到了5V 电源。  

• TPS6521901的降压转换器配置为在准固定频率和高带宽下运行。 该配置需要最低30uF 的本地输出电容。 通常使用每个降压稳压器47uF。  

• TPS65219 01 用于 VDD_CORE=0.75V 和 TPS65219 07 用于 VDD_CORE=0.85V 的情况。 当 VDD_CORE 在0.85V 下运行时、相同的 PMIC 电源轨(Buck1)用于为两个内核电源轨(VDD_CORE 和 VDDR_CORE)供电。  

• 您是否能够改进5V 前置稳压器以获得更干净的波形？ 我在 VSYS 上看到很多噪声。

• LDO2上当前的总(局部+ POL)输出电容是多少？  

• 一些示波器捕获显示 LDO2输出仅获得大约0.5V、而其他捕获显示 LDO2输出接近0.85V。 您在设计中做了哪些改变导致 LDO2上产生不同的输出电压？  

谢谢。

布伦达

您好！

感谢您提供宝贵意见。

>LDO1不会输出3.3V，除非 VSEL_SD 被上拉并且 PVIN_LDO1被连接到3.3V 输入电源。 在您的原理图中、PVIN_LDO1似乎连接到了5V 电源。

我知道在输出3.3V 时、它会以旁路模式运行。
由于 PVIN_LDO1连接到系统电源(5V)、因此我要将 VSEL_SD 更改为下拉、并将其配置为输出1.8V。

> TPS6521901的降压配置为准固定频率和高带宽操作。 该配置需要最低30uF 的本地输出电容。 通常使用每个降压稳压器47uF。

我已将一个47uF 电容器连接到 Buck1-3的输出。 我会在 E2E 上通过私密消息将更新的电路图发送给您。
然而、即使在将47uF 电容器连接到 Buck1-3的输出后、电源轨也未保持开启。

>TPS6521901用于 VDD_CORE=0.75V，TPS6521907用于 VDD_CORE=0.85V。 当 VDD_CORE 在0.85V 下运行时、相同的 PMIC 电源轨(Buck1)用于为两个内核电源轨(VDD_CORE 和 VDDR_CORE)供电。

TPS6521907是否可以同时与 AM62和 AM64配合使用？
应用手册"使用 TPS65219 PMIC 为 AM62x 供电"中提到了 TPS6521807、但应用手册"使用 TPS65220或 TPS65219 PMIC 为 AM64x 供电"中没有提到 TPS6521807。
AM62和 AM64之间的电源是否存在差异？
如果 TPS6521907与 AM64兼容、我想考虑在下一个设计中使用 TPS6521807 (VDD_CORE=0.85V)。

>您是否能够改进5V 前置稳压器以获得更干净的波形？ 我在 VSYS 上看到很多噪声。

由于使用了简单的探头(CH1)、VSYS 的波形有很多噪声。
然而、当使用最初用于 LDO2输出的探头(CH4)时、噪声似乎较小。

绿色：VSYS (5V)

>当前 LDO2上的总(局部+ POL)输出电容是多少？

总计= 14.0uF (2.2uF + 11.8uF)

>一些示波器捕获显示 LDO2输出只有大约0.5V，而其他捕获显示 LDO2输出接近0.85V。 您在设计中做了哪些改变导致 LDO2上产生不同的输出电压？

如果 LDO2的电源输入引脚未连接到 AM64的电源输入引脚、则 LDO2的输出将为0.85V。 在这种情况下、所有电源轨(Buck1-3、LDO1-4)将保持开启。

当 LDO2的电源输入引脚连接到 AM64的电源输入引脚时、LDO2的输出仅为0.5V。 此外、并非所有电源轨都将保持开启状态。

实施 R447将会连接 LDO2和 AM64的电源输入引脚。 移除 R447将断开 LDO2和 AM64的电源输入引脚。

谢谢！

您好！

TPS6521807可用于 AM62x 和 AM64x。 使用 TPS6521907时、VDD_CORE 和 VDDR_CORE 均由 Buck1供电(0.85V)。 在这种情况下,LDO2成为一个自由资源。  

我不建议提供 VDD R 具有单独 IC 的_core、因为它具有特定的序列要求。 以下是来自 AM64x 数据表的截图：

我 已经 和处理器团队讨论过这个问题、他们想看到显示所有与0.85V 电压轨相关接口的完整原理图。 SOC 供电时是否有任何接口(例如：SERDES0或 ADC 或任何其他输入)处于活动状态？  

谢谢。

布伦达

您好！

> TPS6521807可同时用于 AM62x 和 AM64x。 使用 TPS6521907时、VDD_CORE 和 VDDR_CORE 均由 Buck1供电(0.85V)。 在这种情况下,LDO2成为一个自由资源。

目前、我的评估板配备了 TPS6521901。 当 TPS6521901启动时、是否可以将 TPS6521901上 Buck1的电压设置更改为0.85V (与 TPS6521907相同的电压)？
如果可以在 TPS6521901启动期间更改电压、我想将 Buck1更改为0.85V 并将其提供给 VDD_CORE 和 VDDR_CORE。

如果能接触到 TPS6521907、我正在考虑用 TPS6521907替换 TPS6521901。
除了从 AM64断开 LDO2的输出并从 Buck1向 VDDR_CORE 等电源引脚供电外、是否有其他预防措施需要考虑？

>我不建议为 VDDR_CORE 提供单独的 IC，因为它有特定的序列要求。 以下是来自 AM64x 数据表的截图：

我了解 AM64需要保持"VDDR_CORE < VDD_CORE + 0.18V"。
如果我从不同的 IC 为 VDD_CORE 和 VDDR_CORE 提供0.85V 的电压、该序列是否有任何问题？
我正在考虑使用来自 PMIC 的 RESETOUT_N 作为另一个 IC 的启用、并使用其 POWERGOOD 信号使 AM64的复位失效。

>我已经和处理器团队讨论过这个问题，他们希望看到完整的原理图，其中显示了所有与0.85V 导轨相关的接口。 SOC 供电时是否有任何接口(例如：SERDES0或 ADC 或任何其他输入)处于活动状态？

感谢您与处理器团队进行讨论。
我在 E2E 上通过私人消息向您发送了完整的电路图。

谢谢你。

您好！

AM64x 处理器不支持动态电压调节(DVS)、因此默认情况下需要设置所需的 VDD_CORE 电压(0.75V 或0.85V)。

我已经将完整的原理图分享给了处理器团队、我期待他们的反馈。   

谢谢。

布伦达

您好！

我知道当 AM64开启时、VDD_CORE 的电压不应更改。

是否可以将 TPS6521901中 Buck1的默认电压设置为0.85V？
或者、如果我不将其替换为 TPS6521907、那么 Buck1的电压是否无法达到0.85V？

谢谢！

您好！

感谢您参考 Buck1的修改方法。
我知道要修改 Buck1、必须有 AM64之外的微控制器或处理器能够通过 I2C 访问 PMIC。

我想进行评估、用 TPS6521901替代 TPS6521907、因此我目前正在请求供应商确认采购。

谢谢！

您好！
我已使用两种方法成功为 AM64供电：

．TPS62A02时小于1 μ A：

我移除了 TPS6521901的 Buck1、LDO2和 AM6422之间的连接。 相反、我将 TPS62A02生成的0.85V 提供给了 VDD_CORE、VDDR_CORE、VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C、VDDA_0P85_USB0、 VDD_DLL_MMC0和 VDD_MMC0。
我将 TPS6521901的 nRSTOUT 连接到 TPS62A02的 EN、并将 TPS62A02的 PGOOD 集成到 RESET 电路中、以确保符合序列。

在 LDO2和 GND 之间添加一个电阻器：

我在 TPS6521901的 LDO2和 GND 之间添加了一个10 Ω 电阻器。 LDO2的输出以0V -> 0.1V -> 0.85V 的量级上升。 每个电源轨保持打开状态。

移除 TPS6521901的 LDO2与 AM6422之间的连接后、我测量了 AM64上 VDDR_CORE 的电压、并观察到波形从0.2V 逐渐增加到0.5V。 由于没有来自 TPS6521901的电源、电荷似乎由 AM64提供。 TPS6521901的产品说明书提到它在检测残余电压时会切断电源。 因此、VDDR_CORE 路径中的电压升高可能被识别为残余电压、从而导致功率切断。 为解决此问题、我在 LDO2和 GND 之间添加了一个电阻器、以确保电压上升不会超过残余电压阈值。

对于 TPS6521901和 AM6422、这种方法是否有任何疑问？ 考虑到 AM64和电阻器的功耗,TPS6521901的 LDO 预期电流消耗低于200mA (AM6422 : 51mA +电阻器: 85mA )。 AM6422的电源电压满足 VDD_CORE + 0.18V < VDDR_CORE 的条件。

顺便说一下、TPS6521807已订购但尚未抵达、因此尚未经过评估。

谢谢你。
明广

您好！

如您所述、当我们断开 LDO2与处理器之间的连接时、PMIC 工作正常。
因此、处理器侧的电路似乎有问题。 我将在 E2E 论坛上创建一个新的主题、专门讨论处理器和外设电路。

感谢您获得 Sitara 处理器团队的意见。

我们将在 VDDR_CORE 电压意外上升期间验证 SERDES0和 ADC0的输入。

>我们不推荐任何这些方法用于最终设计。
是否因为处理器侧的电源问题尚未得到解决？

谢谢你。
明广

太棒了！  感谢大家分享问题的解决方案。  如果您需要进一步的帮助、请告诉我们。  

谢谢。

布伦达

您好  Akihiro

请总结一下已经完成的更改。

我可以让器件专家对更改进行验证。

您是否已查看 勘误表 i2326？

此致、

斯里尼瓦萨

您好！

如图表中所示、我已经对我的电路进行了修改。

之前

之后

我参考了 TDMS64EVM 电路以获取指导。
由于没有49.9欧姆的电阻器、因此我使用51欧姆的电阻器作为替代。

>您有没有看过勘误表 i2326 ?

勘误表 i2326提供了有关从 AM64内的 MAIN_PLLx 提供100MHz 时的注意事项的信息。
在我的电路中、我已经在 AM64之外准备了一个外部 REFCLK 发生器来为100MHz 供电、因此我认为此勘误表不适用于我的电路。

谢谢你。

明广

您好  Akihiro

感谢您提供宝贵意见。

非常感谢。

此致、

斯里尼瓦萨