您好！
我将 UCC21520ADW 隔离式栅极驱动器 IC 用于图腾柱 PFC 交流/直流转换器。 问题在于在正半个周期内、开关 FET 的某些栅极脉冲不完整、并且在某些时间段内无法完全形成输出脉冲。 这个问题是随机发生的。 我还检查了栅极驱动器 IC 的输入信号、并在此处附上了图像以供参考。
我的电路：
橙色波形- PFC 高电平 FET 的栅极驱动器输入信号
蓝色波形- PFC 低电平 FET 的栅极驱动器输入信号
此处连接了从驱动器 IC 观察到的输入信号输出栅极脉冲、供您参考。
蓝色波形 -低 FET 漏极
橙色波形-驱动器 IC 输出端的低 FET 栅极脉冲
请就上述问题提供您的建议。
谢谢。
Vignesh。
感谢您的答复。
我在栅极驱动器输入节点处有一个22pF 的去耦电容器和一个200欧姆的电阻器。 我认为这种配置足以降低高频噪声。 我使用纹波尖端探测的位置更靠近栅极驱动器输入引脚、我使用的探头是500MHz / 10：1 / 300V 探头。
实际上、该问题发生在多个电路板上。
上一次我忘记介绍有关转换器输入和输出的详细信息了。 输入：230VAC、50Hz 和输出：380VDC。
栅极驱动器的实际原理图
大多数时候、主要观察到 G-S 短路时发生 FET 故障。
谢谢。
M·维尼什
尊敬的 Hiroki：
我将关断电阻增加到1欧姆、并遇到了另一个问题。 在栅极关断期间、观察到高 FET 的栅源电压高达1.4V、从而导致错误导通。
实际问题出现在 dv/dt 正事件期间。 流经 CDG 的上升位移电流会导致栅源极电压上升至1.4V、从而导致 FET 误导通。
增加关断电阻器可能会在正 dv/dt 事件期间进一步提高栅源电压、从而使该问题加剧。
在这里、我附上了我的波形、供您参考、
蓝色波形：输入电流
橙色波形：FET 漏极高
绿色波形：高 FET 栅极
谢谢。
维尼格什
尊敬的 Vignesh：
有趣。 感谢您跟进所有这些详细信息！
从您的观察结果中可以看出、如果我理解正确、FET 的米勒电容就会导通 dV/dt。 解决此问题的一种可能的解决方案是在尽可能靠近栅极的位置添加一个大约10k Ω 的栅源下拉电阻器、例如如下代码片段中的电阻器：
请告诉我这是否有助于缓解 dV/dt 感应导通问题。
此致、
广木市
尊敬的 Hiroki：
感谢您的回复！
我附上了次级 VDD 电源的波形、供您参考。
绿色-低 FET 的 VDD 电源
橙色-低 FET Vd
黄色-电感器电流
请尽快提出您的建议。
谢谢。
Vignesh。
