This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1361544/bq27z561-r2-puls-pin-impedance-to-ground-when-puls-output-voltage-is-low
您能否确认当脉冲输出电压为低电平时脉冲引脚的接地阻抗是多少？
尊敬的 Fabio： 信息可从 DS 中获取。 您可以反算出有效电阻。
我们如何计算有效电阻？
电流是该 PULS 引脚的输出电流。 当 PULS 引脚为低电压时、我仍然不知道有效的接地电阻。
它只是直接接地？ 或1k/10K/100k 电阻器？
这是元包情况。 电池组遇到一些问题。
因此、我们需要了解此信息以 排除故障原因。
尊敬的 Fabio： PULS 引脚是一个开漏输出。 这意味着它具有一个内部 N-MOS。 当该 N-MOS 导通时、它会将引脚拉至 GND。 当它打开时、我们测量内部 FET 的有效导通电阻。 这个为 R = 0.4/R 1mA ~= 400欧姆。 尽管 DS 中未列出需要使用的上拉电阻、但通常建议使用上拉电阻器来定义引脚为高阻抗时的逻辑高电平。
您好，Jose，
谢谢！
相当清楚。
客户发现此 IC 的 PULS 引脚驱动能力各不相同。 当发送0x0046命令时、他们需要测试该引脚的下拉电阻。
您能否提供测试方法？
