This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1362798/lmz12003-lmz12003-enable-pin-control-mechanism
大家好、我正尝试将 LMZ12003用于电流限制应用。 我想知道是否有办法可以防止 IO bank 对驱动使能引脚的 FPGA 造成潜在损坏、因为该使能引脚上拉至 Vin。 该 Vin 显然超过 IO 引脚的额定电压。 我希望能够使用 FPGA IO 引脚基本上启用/禁用此稳压器。
您好！
我对您的要求不是很清楚。 是否希望通过 VIN 和 IO 控制 EN 引脚？
此致、
石屏市
我想我已经找到了解决方案。 我希望控制使能输出、以便它被拉低、并在对其应用定义的逻辑状态0时关闭稳压器。 如果是逻辑状态1、则情况相反。 我决定使用一个具有开漏输出的缓冲器来实现该目的。 由于芯片在内部将 EN 上拉至 VIN、我担心施加的 VIN 会损坏我要驱动它的 FPGA 的 IO 库、因为该 VIN 超过了这些 IO 能够处理的最大电压。
可以使用开漏缓冲器来实现该目的。 但我建议添加两个电阻器作为分压器、以避免噪声导致错误操作。 谢谢。
