请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CSD17484F4 工具与软件：
您好！
我正在尝试验证 CSD17484F4的时序数据。 我将在 Cadence 虚拟测试台中使用为该器件提供的未加密 PSpice 模型。 此测试台用于复制规格表中使用的测试条件以生成时序数据。 下面是我的测试台的屏幕截图：
栅极由理想的方波电压源驱动、该电压源在0V 和4.5V 之间以50ps 的上升和下降时间进行脉冲。 漏极通过15V 直流源偏置、并与 串联30 Ω 电阻配对以将漏极电流限制为0.5A。以下是 瞬态分析的结果：
将我的结果与规格表中给出的数字进行比较、可以发现以下结果：
| Transient Sim | 规格表 | |
| 导通延迟时间 | 200ps | 3ns |
| 上升时间 | 200ps | 1ns |
| 关断延迟时间 | 1ns | 11ns |
| 时间 | 3.8ns | 4ns |
有人可以帮助我了解为什么我的测试台比规格表中提供的数据快得多吗？ 我是否应该希望 MOSFET 表现更加贴近我的建模结果或规格表结果？
感谢您的观看、
Braden
