This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
CSD25480F3 旨在处理-10.6 [A]的脉冲漏极电流。 一个"脉冲"被定义为≤100 μs、占空比≤1%。 我将在 快速开关电路中使用 CSD25480F3的未加密 PSpice 模型、而 CSD25480F3提供 -3.3 [A]的脉冲漏极电流、持续时间最后为3.3 [ns]、占空比为20%。 给定上述脉冲定义、此 MOSFET 是否能够处理这些电流脉冲?
除了上述问题外、我还将 在恰好 Vds =-20 [V]的条件下偏置 CSD25480F3。 假设 器件的绝对最大额定值为-20 [V]、 CSD25480F3是否 能够可靠地承受该电压?
谢谢!
Braden
您好、Braden:
感谢您关注 TI FET。 FET 数据表中的脉冲漏极电流的计算方式如下面链接中的博客所示。 我认为使用此 FET 很难实现3.3ns 的脉冲宽度。 数据表中指定的导通/关断延迟时间以及上升和下降时间已经超过3ns。 FET 是以某个频率和占空比进行开关、还是这是单次脉冲? 您能否分享您的仿真和结果? 不可以、TI 不建议在 VDS = BVDSS 的情况下运行 FET。 任何瞬态、过冲或电压调节都可能将 FET 推入雪崩、从而损坏或损坏 FET。 通常、客户将最大工作电压降额 至 BVDSS 的80%或90%。 请告诉我、我可以做些什么来进一步帮助您。
https://www.ti.com/lit/ta / ssztcp0/ssztcp0/ ssztcp0.pdf
谢谢!
约翰·华莱士
TI FET 应用
尊敬的 John:
感谢您的答复! 有关此设计的更多详细信息、请参阅我的私人消息。
谢谢、
Braden