[参考译文] LM5069：驱动输出异常

尊敬的 Chen：

您能否探测电流和 TMR 引脚电压以及 UVLO 和 GATE。 请分享失败和通过测试用例的信息。

BR、

Rakesh

您好、Rakesh。

下图1显示了正常的启动波形、而图2显示了无法启动的波形；图中的脉冲部分是电源首次上电时产生的脉冲、然后是外部控制信号下拉时的一段低电平时间、最后一部分是控制信号释放后的时间；两个映像之间的差异是负载不同。 图2的负载较轻、而图1的负载比图2重；我不确定后端负载的大小是否会影响驱动程序。 期待您的答复,谢谢您~

这看起来很奇怪。 轻负载很容易启动。

我正在我的团队成员 Kunal 中循环、以帮助您进一步调试。

您好、Rakesh。

您对此问题有任何建议吗？谢谢~

我正在检查这个。 很抱歉耽误你的时间。  

1k、两个2K 电阻器在 CA2100并联接地、 VOUT 未启动。 三个2K 电阻器并联、并且 VOUT 即将推出。

2、负载主要由容性负载和电阻负载组成、但移除 CA2100或在 CA2100上并联连接另一个220uF 电容器、仍然没有 VOUT

3、两个通道同时上电、情况是一样的。 没有输出、且已执行测试。 MOS 晶体管的2.3引脚用导线短路后会出现 VOUT、但芯片似乎未处于正常输出状态

、说明：移除 LM5069的 UVLO 控制信号也可能导致输出正常

期待您的答复,谢谢您~

尊敬的 Beryl：

我将在明天的 EOD 之前检查并重新处理此问题。

此致

Kunal Goel

尊敬的 Kunal：

你有任何结果、期待你的答复,谢谢你~

尊敬的 Beryl：

UVLO 控制信号逻辑是怎样的？ 我在原理图中没有看到。

我还建议在 EVM 上检查您的设计。  

此致

Kunal Goel

尊敬的 Kunal：

ULVO 控制信号是由另一个电源域提供的额外低电平信号、该电源域也从外部独立的24V 电源信号转换、当另一个电源域未通电时、UVLO 将跟随24V 电源超过欠压阈值。 当其它电源域加电时、UVLO 将被下拉一段时间、然后被释放。期待您的回复、谢谢您~

尊敬的 Beryl：

我建议您在 EVM 上验证您的设计。  

此致

Kunal Goel