This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS25985:V (OUT)中的毛刺脉冲、但 V (dVdt)看起来平滑

Guru**** 2511415 points
Other Parts Discussed in Thread: TPS25985

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1384646/tps25985-glitch-in-v-out-but-v-dvdt-looks-smooth

器件型号:TPS25985

工具与软件:

您好、请参阅上方 TPS259850的示波器迹线:

黄色迹线:V (IN)
蓝色走线:V (dVdt)
紫色迹线:V (OUT)

正常:V (dVdt)、蓝色、当 ENABLE (未显示)变为高电平时开始平稳上升。  这看起来如预期所示。
不良:V (OUT)、紫色、在 V (dVdt)仍然为低电平时突然跳变。  FET 似乎由其他机制暂时导通。  我没有想到这一点。

TPS25985是否具有一些 其他功能、可在 V (dVdt)仍处于低电平时导通 FET?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JSR:

    我将检查并重新回到这一点。

    此致

    Kunal Goel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    太棒了、谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JSR:

    当 VIN 压摆率非常高时、内部 FET CDG 至 CGS 耦合可能会导致 VOUT 跳变。

    此致

    Kunal Goel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Kunal、

    VIN 上的高压摆率对于导致 VOUT 中在 VIN 开始斜升时发生的第一个凸起非常合理。  谢谢、这很重要。

    是否有关于 VOUT 中第二次跳变的想法、该跳变恰好在 V (dVdt)(蓝色)开始斜升时发生?  此时、VIN (黄色)完全稳定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    另一个是否可重复? 请分享您的原理图。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、每次都具有很高的可重复性。 下面的原理图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JSR:

    您在其他板上也看到过这个吗?

    此致

    Kunal Goel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我只是反复检查以确保。  是的、我们到目前为止构建的两个板都显示了完全相同的波形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JSR:

    您是否可以尝试更改 dVdT 引脚上的电容? 另一个选项是将器件放置在我们的 EVM 上、然后查看它是否与器件或电路板相关。  

    此致

    Kunal Goel