请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM51561H Thread 中讨论的其他器件：LM5156EVM-BST
工具与软件：
团队成员、您好！
如果使用 EN 和 SYNC (未使用 UVLO)、如何通过这一个引脚连接 EN 信号和 SYNC 信号？
是否需要额外的 FET？
此致、
奥斯汀
工具与软件：
团队成员、您好！
如果使用 EN 和 SYNC (未使用 UVLO)、如何通过这一个引脚连接 EN 信号和 SYNC 信号？
是否需要额外的 FET？
此致、
奥斯汀
您好、Austin、
感谢您的咨询。
可以像在 LM5156EVM-BST 中一样实施 SYNC 和 SHUTDOWN：
对于使能、您可以将 UVLO 引脚连接到 MCU 或其他带有电阻器的使能电路。
此致
Moritz
尊敬的 Moriz：
感谢您的答复。
根据数据表、器件 EN 需要1.5us 逻辑高电平。 如果客户使用如图9-16所示的电路、则外部 SYNC 频率不能大于333kHz。 是这样吗？
客户不会使用 UVLO。
此外、客户希望通过 MCU 控制器件的开/关、以及通过外部控制 SYNC 时钟
如果我的理解正确、您能否查看下面的原理图可以吗？
此致、
奥斯汀
尊敬的 Moritz：
感谢您的快速回复。
如果在图9-16的情况下应用固定时钟频率(500kHz)、器件似乎无法启用。
这种情况如何？
此致、
奥斯汀
