This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5146-Q1:并联 MOSFET 时 FET 的损耗计算

Guru**** 2541540 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1392908/lm5146-q1-loss-calculation-of-fet-when-paralleling-mosfets

器件型号:LM5146-Q1

工具与软件:

各位专家、您好!

LM5146-Q1:并联 MOSFET 时的 FET 损耗计算-电源管理论坛-电源管理- TI E2E 支持论坛

根据上面的讨论、我编写了并联 MOSFET 用例的公式。 为了明确1个 MOSFET 外壳和2个 MOSFET 外壳之间的等式差异、我用红色改变了基准值。  

该方程式正确吗? 我对导通、开关、栅极驱动以及体二极管导通有信心、

但是、我对 MOSFET 输出电荷和体二极管反向恢复没有信心。

至于二极管反向恢复、QRR2应随电流变化、如果我在低侧放置2个 MOSFET、它们会分摊电流、因此 QRR2不是恒定的。 我们怎样才能灌输这种影响呢?

至于输出电荷、我不知道该公式是如何推导的。 您能解释一下它的内容吗?

下面是并行配置的图像

下面是用于非并联配置的公式

谢谢!

Kento

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kento、

    在两个低侧 FET 并联的情况下、Qrr 和 Qoss 将加倍。

    并联 MOSFET 并不总是一个解决方案。 虽然它确实会增加表面积、但也会增加电容损耗。 最好选择具有最佳品质因数的 FET (Rdson * Qg)。

    此致、

    TIM

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Timothy、您好!

    感谢您的答复。  

    您能告诉我我的方程式是否正确吗?

    如果某些公式不正确、您可以修改它们吗?

    谢谢!

    Kento

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您的表达式看起来没有问题、但请注意、开关损耗计算的上升和下降时间会有点慢。