[参考译文] BQ76952：BQ76952

尊敬的 John：

是、在唤醒器件之前、还必须满足一项要求。 您能否查看  Power：Sleep：Sleep Charger Voltage Threshold  正在设置？

此致、

Thomas Rainey

您好、Thomas：

我们尝试了另一个电路板、它以及其余电路板都能正常工作、因此电路板似乎有问题。 为火而道歉！！ 但我还有2个问题：

1.当器件进入睡眠模式且 FET 关断时、PACK 电压似乎浮动并上升。 如果它随机悬空、它会唤醒器件、这通常会很快唤醒、因为 BQ76952会检测到 PACK-TOS 差分电压并认为存在一个充电器。 然后,它将回到睡眠和唤醒,并回到睡眠,在一个恶性 循环。 为防止出现这种情况、我将万用表夹到了 PACK+/-端子上。 通过 在 PACK 引脚上使用万用表、可以防止 PACK 引脚悬空。 这会使器件保持睡眠状态、从而保持良好状态、直到连接真实的充电器并在 PACK 端子上观察到实际差值。 这是怎么回事？

2.预放电 FET。 根据我的理解、预放电 FET 是为容性负载充电、使电压达到主 FET SOA 图中更好的位置。 换句话说、降低 VDS、当您打开主 FET 时、您可以在更长的时间内处理更多电流。  也许我错了？  但如果是电阻非常小的纯电阻负载(比如加热器)、以及4.7K 的预放电电阻器和非常小的电阻负载、那么该电压永远不会超过 FET 的导通阈值。 可能我缺少什么？

非常感谢！

John

您好、Thomas：

我不清楚您对第一个问题的答案。 这是您推荐的电路吗？ 为什么不在评估板上(或者我可能错过了它？) TI 在审核原理图时也不建议这样做？  

至于问题2、我想我对我的问题不清楚。  有一个 VPACK 阈值寄存器、当其超过特定电压时、允许主 FET 导通。  对于容性负载、如果没有预放电、如果主 FET 导通、电容器将充电(大量浪涌)、VDS 将非常高、您可能会违反 FET 的 SOA。 这就是我对为什么有 PDSG 的理解。  但是、如果您有一个电阻负载、则永远不会满足该阈值、因为有一个与电阻负载一致的4.7K 串联电阻器、该电阻器将远小于4.7K、因此 PACK+电压将非常低、因为大部分电压将通过4.7K 电阻器下降、因此导通主 FET 的阈值将不会导通。  也许我还不完全了解它对电阻性和电容性负载的作用是什么？

谢谢！！

John