请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS53317 工具与软件：
因为我无法理解 TPS53317的 UVLO 阈值、
应用示例
应用报告
SLVA769A–2016年4月–2018年9月修订
了解电源器件中的欠压锁定
www.ti.com/.../slva769a.pdf
和
所述的要求
TPS53317 6A 输出、D-CAP+模式同步降压应用
用于 DDR 存储器终端的集成 FET 转换器。
www.ti.com/.../tps53317.pdf
你能帮我解释一下吗？
因为 TPS53317的数据表中没有 Vit+和 Vit-、所以我无法理解 TPS53317的完整性能电压、所以我想对其进行确认。
在上电期间、我认为器件可能在 VI≥4.2V 时开始工作、但它肯定会开始工作
只要 VI≥4.5V、就指定全部性能。只有当 VI≥4.94V 时才指定
因为 UVLO 迟滞为440mV。
对吗？
在断电期间、当 VI≤4.5V 时、器件可能会停止工作、但肯定会停止
当 VI≤4.2V 时立即运行。当 VI≤4.94V 时、不再指定全部性能
对吗？
谢谢、此致
梁春丽
