• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 540 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD15380F3：MOSFET 的漏电流

admin
Guru**** 2379780 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1416730/csd15380f3-leakage-current-for-mosfet

器件型号：CSD15380F3

工具与软件：

我很高兴我们在其中一款采用 Femto-FET MOSFET 的中型产品中获得巨大成功。

 

我有一个新设计、即将推出的产品销量会更高、预计电路数量将超过100万个。

该设计具有3-4个类似的电路、全部由调节到1.2V 的纽扣电池供电。  超低电流消耗是一项关键要求。

这是一种非常关键的设计、需要极其可靠和稳健。

我们计划在设计中同时使用 N 沟道和 P 沟道 MOSFET。  关键参数包括 Vgs (th)和 Ids 以及 IGSS 漏电流。  运行环境为-40至100C。

 

我已使用您的 N 沟道 CSD15380在其中一个电路的整个温度范围内成功进行仿真。

在我们的温度范围内对 Vgs (th)以及漏电流 IDSS 和 IGSS 都进行建模时、仿真模型似乎非常有用。

 

我知道 Vgs (th)具有负温度。 进行量化。  大多数 MOSFET 数据表并未充分涵盖泄漏参数。

您能详细解释一下如何建模泄漏吗？  它是基于测量数据、还是 TI 根据器件制造知识生成仿真模型？

该泄漏模型在考虑温度影响的情况下如何？

该模型的保守程度、即它是否有足够的裕度来应对制造工艺差异？

我不知道有什么方法可以在温度变化和工艺变化时进行仿真。  不过、我所做的就是模拟比我们的预期环境高30度、以确保裕度。

很想获取有关该方法的反馈。

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    John、

    感谢您使用我们的设备,约翰·华莱士比我更熟悉这些型号,并能在他明天回来时为您提供更新。

    您可能感兴趣的其他一些项目、请访问此处的应用手册链接、该链接在一个文档中包含我们所有基于网络的 MOSFET 技术内容： https://www.ti.com/lit/an/slvafg3f/slvafg3f.pdf

    在第4节中、有2篇以"功率 MOSFET 数据表中不包含的内容..."开头的文章、一篇是电压变化、另一篇是温度变化。

    您可能会发现此内容有用/有趣

    非常感谢

    克里斯…

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    John、您好！

    感谢您关注 TI FET。 TI FET 的 PSpice 模型是在我加入产品线之前创建的、而我没有参与创建这些模型。 这些模型已经与大多数数据表参数相关、但遗憾的是、漏电流不相关。 我正在等待一位同事的回复、他更密切地参与了您的问题上的设备建模。 我将在获得更多信息后立即向您提供最新信息。

    我有在产品开发期间收集的3个批次超温样本的特性数据。 我无法分享实际数据、但我可以告诉您、VGS = 10V 时 IGSS 和 VDS = 16V 时 IDSS 的最大测量值远低于数据表的限制。 即使在高达150°C 的高温下、IGSS 的最大测量值也< 5nA 且 IDSS < 40nA。

    请记住、这用于设计指南、TI 仅保证数据表中指定的内容以及在生产中进行的测试。 我希望这对您有所帮助。 如果您需要其他信息、请告诉我。

    此致、

    约翰·华莱士

    TI FET 应用

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 John W.+ Chris。  我对测量数据、尤其是温度范围内得出的结果感到鼓舞。  但3大量的数据可能无法充分回答我的担忧。  如前所述、这是高产量、高可靠性的产品。  泄漏是一个棘手的参数、我怀疑如果我们有太多故障(但仍符合规格)、情况可能会更糟。  根据产品说明书和大家分享的结果、我的裕量仍然很大、但我要确保设计的稳健性。

    获取有关 Spice 建模的更多详细信息可能会为我提供所需的额外保证。  期待进一步讨论这一点。

    John Baczewski

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    我已经与同事确认、PSpice 模型中没有针对漏电流进行相关性分析。 这些型号没有反映实际的泄漏性能。 我进行了一些简单的仿真、泄漏电流大大低于数据表限值和实际测量数据。 我已经询问了另一位同事、他是否能够从生产测试数据中提供 IGSS 和 IDSS 的分布图。 我会在有更多信息时向您提供最新信息。

    谢谢！

    John

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    我的同事拉取了2023年测试的两个晶圆批次的生产测试数据。 测试的器件还不到400万个。

    • VGS = 10V 时的 IGSS：平均值为0.2nA、最小值为-3.6nA、最大值为15.1nA。
    • VDS = 5V 时的 IDSS：平均-0.15nA、最小值为-35.6nA、最大值为21nA。
    • VDS = 16V 时的 IDSS：平均值为0.87nA、最小值为-31.7nA、最大值为40.2nA

    一般而言、分布看起来非常严格、但仍有一些异常值通过了数据表限制并具有一定的余量。

    我很好奇、由于您的电池电压为1.2V、您是如何驱动 FET 的。 RDS (on)的最小 VGS 额定值为2.5V。 在 VGS < 2.5V 的情况下、数据表图5-7中显示的 Rds (on)曲线几乎消失。 为保证 RDS (on)、VGS >= 2.5V。 TI 还有其他 N 沟道 FET、RDS (on)的额定值最低为 VGS = 1.8V、但没有更低的值。

    谢谢！

    John

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我仍希望获得有关 Spice 模型漏电情况的一些反馈。   

    在其他文章中、您似乎参考了 TI 由两部分组成的文章 SZT206。  本文很好地讨论了泄漏及其如何随温度呈指数级增长的问题。  但文章中的所有数据是 IDSS 为80% Vds 和 IGSS 为100% Vgs。  我的设计仅需要~ 15%的 Vds 和25%的 Vgs。 这会产生很大的影响。

    最后、我确实在80% Vds 和100% Vgs 条件下进行了仿真、但未看到漏电流随温度呈指数级增加。  值得注意的是、我确实采用了您提供的上述测量数据和2.5倍因数、并将其与高达140°C 的仿真结果进行了比较。  仿真结果相当接近、并且可能是最糟糕的情况、这让我对我运行的仿真充满信心。

  • 0
    TI__Guru**** 2379780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    PSpice 模型尚未与温度或电压相关。 我已与参与 FET 设计和建模工作的同事确认了这一点。 我能做的最好的事情就是为您提供数据。 我不想在这个公共论坛上分享这些数据、会直接向您发送电子邮件。

    谢谢！

    John