[参考译文] UCC23513：高 dv/dt 会导致 SiC MOSFET 错误导通

您好、Allen：

电压尖峰与注入的米勒电流(I=C d (Vds)/dt)和栅极与源极之间的阻抗(LGATE +Rgate+Rol+Rg)成正比。 您应该尝试减少这两者。

降低低侧开关上的 dV/dt 的一个技巧是、在相位和低侧漏极之间增加一点距离。 这将增加极少量的电感、从而吸收高侧闭合时的部分 dV/dt、并将米勒 CDG 上的 dV/dt 分压。 另一种可能方法是在高压电源轨中添加缓冲器。 可以对此进行调整、以在开关导通时引起高频瞬态压降、这也会少量降低 dV/dt。

在栅极驱动器侧、我在您的原理图中没有看到 UCC23513。 根据您的标签、我推测您具有39欧姆的关断电阻。 此外、您还可以将2.2欧姆与外部 Cgs 串联。 这是很大的电阻。

如果有接地平面、则可能会产生非常低的关断振铃。 您可能会使用1-2欧姆的关断电阻、不会产生明显的下冲。 对于 R102和 R100、您可能应该使用0欧姆、因为这些电阻器会阻止电容器瞬间吸收米勒注入并将电流集成到较低的电压。

该器件的另一个版本是 UCC23514、它添加了米勒钳位引脚。 这可让您使用大型关断电阻器、然后0欧姆米勒钳位引脚与这些电阻器并联、从而为注入的米勒电流提供低阻抗旁路。

另一种可能是、如果在此应用中不需要55A、则可以使用具有更高 Rdson 和更低 Cgd 的更便宜 FET。 与尺寸合适的 FET 相比、尺寸更大、成本更高的 FET 具有更高的电容、并且米勒注入更多。

此致、

Sean