[参考译文] UCC28064A：如何在单路模式下设置峰值电流限制和导通时间

您好 Yasuda-San、  

我不知道如何解释在单相模式下启动和稳态时具有相同的峰值电流。  
一种可能是 CS 引脚上有一个较大的 R-C 滤波器、而滤波器的延时时间允许峰值电流在 CS 输入出现 明显的13.8A 电平之前上升到实际的16.6A。  

为了实现最佳 Rtest、我建议使用以下方法：  
在通常的两相操作中、Rtset 对最小线路电压下允许最大负载的最大导通时间进行编程。 假定 COMP 电压设置为最大功率输出的最大限值。  当负载水平小于最大负载的1/2时进入单相模式。  在半负载条件下、两个相位中的每一个都承载1/4负载、COMP 电压设置适当的导通时间(小于最大导通时间)。  由于线路前馈、在最大功率下、1/2功率时的 Vcomp 大约为 Vcomp 的1/2。  

更改为单相模式时、必须通过 A 相承担 B 相的1/4负载、因此其电流必须加倍。  假设输入电压没有变化。  因此、 进入单相模式时、A 相导通时间会自动加倍、从而在不干扰 COMP 电压或导致 Vout 瞬态偏差显著的情况下使 A 相电流加倍。  

现在、如果单相模式旨在在最小线路上承载最大负载、则可以假定、如果有两个相位在运行、两相模式通常会承载两倍于最大负载功率。  但我们希望在单相模式下、COMP 电压在最大功率时处于其最大电平、因此、由于在单相模式下导通时间加倍、那么该时间的1/2将对应于两相模式、每相功率为1/2。  因此、 在两相模式下、一个相位中的最大功率对应于最大功率级别下的"双倍"导通时间。   

基本上、我认为 Rtset 被选为  最大输出功率2倍下的两相运行所需的值。   

以另一种方式思考：  
将 PHB 电压设置为0V 以强制实现两相交错。  
在最低压线路中、Vcomp 在最大功率下为最大值(~5V)、Rtset 设置在稳压 Vout 下通过两相供电所需的最大导通时间。
负载降至最大功率的1/2且 Vcomp 降至~2.5V、因此每个相位的导通时间减半。 每个相位提供1/4最大功率。  
PhB 电压提升到 Vcomp 以上、因此运行更改为单相模式、导通时间加倍。  单相在最初的最大导通时间提供1/2的最大功率、但 Vcomp 仍为~2.5V。   
PHB 提高至6V、因此不再可能实现两相工作。   
负载功耗会重新增加到最大功率、因此 Vcomp 必须恢复到~5V、以便导  通时间可以增加到原始最大导通时间的2倍。  
这需要选择 Rtset 来以两倍的最大功率进行两相运行。  

此致、
Ulrich

您好 Yasuda-San、

感谢您提供的波形。  我想波形2让事情变得更清楚了。  

首先、绿色迹线(VCS)中的尖峰是在 MOSFET 关断 dv/dt 期间耦合到电压探头的噪声。  
通过使用"尖头与桶"探测技术、可以降低甚至消除这种噪声。
有关该方法的清晰照片、请参阅此应用手册： https://www.analogue.com/en/resources/app-notes/an-1144.html

其次、我认为单相模式电流阈值实际上等于或接近-166mV、但在 MOSFET 漏极电流实际停止上升之前会有一些时间延迟：
1. 由于容差、Cs 阈值可能略高于-166mV。
2. Cs 输入至 GDA 输出延时时间= 60ns (典型值)、在50mV 过驱下测量时为100ns (max)。  

3. 从 GDA 开始下降到 MOSFET Vgs 的漏极电流阈值到开始切断通道的延时时间。
4. 从 MOSFET 通道切断到 Coss 充电的延时时间、Vds 开始快速上升。

要检查此情况、请在示波器上探测第三个通道以查看 GDA 信号并查看从 GDA 下降沿到电感电流峰值的时序。   您还可以将 GDA 下降沿与 VCS 上的上升电压进行比较(使用50mV/div 和1us/div 以获取更好的分辨率)。

GDA 下降应由 VCS 上升触发、直至波形中提前约60ns 到达166mV 阈值。  (由于容差、它可能不会恰好是166mV 或60ns 的延迟。)
噪声尖峰不会干扰此阈值、因为这些尖峰是在超过峰值限制阈值后不久发生的。  
即使如此、尖端和接地筒探测仍可清除 波形、确保信号的重要特性不受影响。  

除了设置 PHB = 6V、没有其他方法可以实现单相模式。   
假设您的调查验证了我所怀疑的情况(如上所述)、那么以这种方式运行的设计应该没有问题。
如果实际峰值电流限制必须在13.8A、那么我建议稍微增加 Rcs、以考虑系统中的总关断延迟。   

此致、
Ulrich