[参考译文] UCC28064A：是否预计在 VINAC 0v 点进行开关？

谢谢、Ulrich -我想我会回来一些图表来直观地显示这个问题。  首先是 VINAC (红色)和 GDA (黄色)。  根据您的上述建议、关闭时间为217uS、这表明您怀疑这与 VCD 有关。

(顺便说一下、我的交流电源是400Hz、因此进行了800Hz 整流-因为这是航空航天领域的发展)

下一个是 ZCDA 和 VINAC。  ZCDA 在1V/div 条件下、因此较高的峰值约为3V、在 VINAC 峰值处下降到2.5ish。  我确实会在停机期间看到一些微小的0.5V 尖峰。  开关停止前的最后一个成功尖峰仅不到3V、因此我不明白为什么会突然决定停止开关。

这是周期结束时的特写...

重点关注带有 ZCDA (黄色)的 GDA (红色)...

这表明最后一个 GDA 开关开启/关闭之后不是 ZCDA 脉冲-我猜这就是我们的问题。  我将处理该电阻值...

移除下拉电阻和电容并将串联电阻更改为20k……

我们看到了一个改进-它会抖动相当多、但一般来说、停机时间现在大约为80us。  这现在表示它不是唤醒它的210uS 看门狗。  我的 ZCD 变压器的匝数比为250uH、32：1。  回顾一下数学原理、我们应该看到385uH 和100：1的比率-但是较高的比率只会导致较小的 ZCDA 脉冲。  由于电感较低、我必须加快开关速度-我们现在是否在某处达到了最大导通时间限制？
高于 ZCDA 信号上与从 GDA 切换无关的这些小脉冲是什么？

我的 PF 仍然很糟糕、而且如果我观察 AC 上的输入电流、会产生很大的噪声。  还有其他想法吗？

您好、Tom、  

感谢波形；它们提供了很多帮助。  
我想我们需要检查其他波形、以便在您的定性评论中添加一些数量：  
"... PF 仍然真的很糟糕..."、"...它会抖动相当多..."、"...正在获取糟糕的 PF 数据..."等  

具体而言、我希望看到：
1.交流输入电流相对于整流输入电压的半个周期(100us/div 扫描)、
2. A 相电感器电流的半线周期、振幅最大化至示波器垂直窗口= 1A/div、GDA 为10V/div、100us/div。   
3.在半个周期开始、峰值和结束时(10us/div)、进行一些#2放大加上 ZCDA (2V/div)。  

另外、我想知道您的输入电压要求的全范围。 115Vac +/-？、 360Hz~800Hz？   实际最大 Pout (每个控制器)？   
您的 Cout 大小是多少？   Cin 和 EMI 滤波器 X-cap 有哪些值？  

您的原理图中的升压 MOSFET 是巨大的。  我认为对于这个应用来说、这个过程太大了。  上时的 Coss 高达100,000pF！
该 Coss 考虑了非开关期间 ZCD 信号上的小凸点(脉冲)。  它是升压电感在 FET 关断时与大规模 Coss 谐振的反射电压、但在过零处仍然有一点点输入电压。  
由于该 Coss 具有高非线性度、因此随着 Vds 的上升、它会大幅下降、电感器谐振电流将 Vds 驱动至高电平、足以反映到 ZCDA 上的>1.7V、并且实际上无需内部重启计时器即可在 A 相重新启动开关！  我假设 B 相的功能类似。  

无论如何、可能需要一个小得多的 FET、从而减少 我看到发生的关断延迟、这会干扰正确的 PFC 控制。  
有关上下文的一些快捷数字：  
700W / 2相= 350W / 0.93 = 376W / 115Vrms = 3.27Arms = 4.63Apk => 9.26Apk 输入电压峰值时的电感器电流。   
根据数据表中的方程式(39)、在 FET 中的 Ids (rms)= 0.451Arms、导通损耗为18mR、电阻为3.7mW。  
我认为您可以轻松将 MOSFET 尺寸减小10倍、但我建议您进一步大幅降低 Coss 及其对开关损耗的影响。  

我还没有算上数学运算、但我认为250uH 电感可以、不需要增加。  实际上可以降低匝数比、而不会增加到32：1以上。   

但在进行大量更改之前、让我们看看您得到的波形结果。  
请包含每个屏幕截图的测试条件。  
另外、请不要忘记提供我请求的其他信息。  

此致、
Ulrich

再次感谢 Ulrich 为我展示了这个。  我不得不承认,你的支持是非常宝贵的。
让我们看看我是否涵盖了您提出的所有问题...

输入滤波器和有源整流器。

这是交流电源监测器。  测试条件为：115V、400Hz、交流输入、通过交流滤波、通过有源整流器、然后进入 PFC 级。  PFC 级的输出运行到1.6k 电阻上、为我们提供了100W 的负载。

如上所示、电源指示 PF 为0.689。  在大约200W 负载(0.5)时情况变得更糟、在300W (0.87)时情况更糟、在400W 负载(0.52)时情况也更糟-如果不对电阻负载重新布线、我将无法轻松获得超过100W 的粒度增量、并且我的数字负载额定电压仅为150V。

目标设计是民用航空电源、即115V (97-134)、400Hz (360-800)。  输出功率为1200W、DC、我有2个28064协同工作、因此每个相位需要能够实现600W、每相可实现300W。
我的 Cout 目前为240uF、但开发板上有空间可放置另一个电容器、从而将其连接到480uF。  PFC 输出上还有几个10nF 的高频去耦。

图1。  VAC (整流器输出)电流(y)和电压(r)。

图2。  这是相对于 VAC 的交流输入电流

图3a.

plot-3b。  3a 和3b 显示初级电感器电流(y)和 GDA (r)

图4。  显示初级电感器和 GDA 的零 V 点特写

Plot-5.  将重点放在新周期的第1个脉冲上。

图6。  专注于进入一个周期(大约为中间周期)大约400 μ s 的脉冲

Plot-7. 偶尔出现毛刺、中间周期似乎会导致双重导通、从而导致电感器中出现大的电流尖峰。  (请参阅下面的视频)

Plot-8 -每一次、这种干扰看起来都更糟、并且 GDA 信号会进入某种类型的振荡。  这始终发生在半个周期的同一点。 (请参阅下面的视频)

Plot-9.  显示初级电流(y)和 ZCDA (r)-聚焦在0V 周期点

Plot-10.  与上一个值相同、但在中间周期。

"glitch"视频：  20241120_113301.mp4 https://1drv.ms/v/s!AmJSDsbcxXMBnNd5sbVo0TmfG9lVvA?e=GXavF7

出于兴趣、热感图像显示 FET 在自然空气中以大约106度的角度运行。  目前是单相操作-所以这个步骤是在做所有的工作。

我注意到您对我的 FET 超大用途选择的评论。  我将看到零件库中还有其他东西、然后尝试稍微小一点的东西来看看会发生什么情况。

您好、Tom、  

感谢您的 profuse 波形、它们有很大帮助。  和附加原理图。   

首先、让我把容易的部分弄清楚。  很大部分不良的 PF 都来自线路滤波器中的 X-Cap、包括桥式整流器输出端的电容。  对该电容求和后得到大约5 x 330nF = 1.65uF (115Vrms、400Hz 时)： Ixcap = 115V/Xc = 115V x 2*pi*400Hz * 1.65uF = 0.477Arms。

PF = 1时效率为0.95时的理想100W 负载将具有 IAC = 100W/0.95/115Vrms = 0.915Arms。  
因此、在~100W 负载时、X 电容器无功输入电流大于实际功率电流的1/2。  请注意、在800Hz 输入时、这会造成两倍的不良。   
半好消息是、较高的实际负载功率会降低输入 VA 的无功部分、并且随着负载功率的上升、PF 应始终变得更高。  
X 电容器电流绝不会高于800Hz 时的电流(最大输入电压为134Vrms 除外)。   

坏消息是 X 电容器无功电流只是您将获得的低 PF 的一部分。 低 PF 的另一个很大一部分是高谐波失真、这可以通过 图2中所示的输入电流的高频成分看出。 (图2还显示了由于 X 电容器电流引起的相移。)
由于 PF 会变差、然后 变差、然后随着负载的增加而变差、这表明极大的 THDi 变化 对 PF 的影响很大、因为 X 电容器电流保持不变。  

现在要分析电流波形：  
 电流刻度以 mV/div 为单位列出、因此根据100W 负载、我猜测图1等效刻度为0.5A/div。  我不知道其他图是否都在同一刻度上。 (在将来的图中、请指示实际比例。)
2. 图1显示了桥式整流器的输出电流、该输出电流是交错相位的两个电感电流之和。 (尽管您评论了如何运行热像图的单相、但我仍然假设采用两相操作。 如果我的假设有误、请更正我。)   
3. 图2显示交流输入电流仍然具有相当大的高频成分、因此我认为 EMI 滤波器的效果不是很好。 我认为、您可能需要更多的差模电感来减轻 X-Cap 对 DM 的负担、因为您可能希望在失真消除后、即使在全功率条件下也能降低 X-CAP 总电容以提高 PF。   
4. 如果图3a 和3b 实际上是一个电感器电流、则3b 中纹波电流的底部包络表示电感器中存在 CCM。  
5、 波纹电流的特写有奇怪的形状,我不确定是否能完全相信3b 中的波形。  
6. 图4显示了 GDA 导通期间预期上升的电感器电流、但越近的外观显示 GDA 变为低电平后电流继续上升。  即使是这种情况、也可以预料到、因为 MOSFET 的大量 Coss 会产生较长的关断延迟、但在下一个 GDA 脉冲出现时、电流会更快地上升到更高的峰值。  这种峰值类似于磁芯饱和。  
7. 但是,那么,图5特别是图6根本看起来不正确。  在图6中、电感器电流在关断时间内上升一整微秒(可能来自 Coss)、但随后下降、然后 在下一个周期 GDA 变为高电平后下降甚至更快。  这没有道理、这使我怀疑您的电流测量的精度。  不是整体波形(在低频上具有高频)、而是每个开关周期的细节。  
8. 图7中的干扰可能是由于 ZCDA 上的噪声干扰、该噪声干扰在前一个周期完成退磁之前过早触发新的周期。  
9. 图8中的"毛刺"真的很奇怪,我从来没有见过这种行为。  我不知道如何解释它,只是猜测它开始产生额外的噪声,然后自我维持,快速重新触发自己一段时间,直到条件变化到足以停止振荡。   
10. 关于图表9和10、我没有太多要说的。  
11、 我无法观看视频、因为 TI 的安全功能会阻止访问不安全的链接或不可验证的文件。  

您使用的是哪种电流探头？  它是否具有大于150kHz 信号的带宽(当然具有大于1MHz 谐波含量的带宽)？

尽管工作,你把这(我确实赞赏)我怀疑的真实性的当前形状。 我想您使用的探头会以某种方式扭曲它们、我不想从不准确的数据得出结论。  如果您可以证明它们100%正确、那就说明您具有一些奇怪的电感。  

顺便说一下、您使用哪种磁芯材料？

至于热图像、此 FET 上好像没有散热器。  我建议把一块金属夹在上面/或者放一些空气给它冷却、这样它就不会吹到你身上、而且可能会从上面带走电路的其他部分。
其中的大多数损耗都是 Eoss 曲线( IPZA65R018CFD7数据表中的图15)在150kHz = 4.8W 时的开关损耗~32uJ。

逐步 减小 FET 会使 Eoss 损耗下降的速度快于 RDS (on)损耗增加的速度、直到出现  传导损耗大致等于开关损耗的 FET。  如果始终以全功率运行、请停止该操作。 总 Fsw 在轻负载下上升、RDS 损耗下降、因此如果需要在轻负载下实现更高的效率、则继续减小 FET 尺寸以实现更高的 RDS (on)和更低的 Coss (Eoss)、直到您在所关注的轻负载处达到等效值。  
注意：您在此应用中不需要带有超快体二极管的 FET (后缀 CFD7)。  C7或 P7器件(或等效器件)可以正常工作。  

此致、
Ulrich

Ulrich、您好、在您的帮助下、我取得了相当大的进步。 在测量中、您是对的、我的电流探头不够用 。它的带宽仅为20kHz、因此我现在使用2.5MHz 探头、它可以提供更灵敏的波形。

首先、我把 FET 换成了更合适的电压 TK110Z65Z  开关损耗。  我还移除了 VINAC 上的二极管以获得更干净的波形(我稍后进行了具有和不具有的 A/B)

 PF 已改进为0.813 (从0.7)

这是整流器之后的电流和电压。  电流波形为 OWON/d、但出于某种原因、200mA 软件会将其显示为20mV/d

这里显示交流输入电压和电流。 (100mV = 1A/div)

这是 VINAC 和初级电感器电流。

初级电流和 GDA。  这比我希望看到的开关频率要高得多。  所有这些图都是采用100W 负载时的情况。  我对当前大约525us 的小降压周期很好奇(我们可以在许多图像上看到这一点)。

几张图侧重于电感器电流。  漂亮的三角波形。

但是、我们仍会在周期开始时大约200us 处出现毛刺...

现在、我再次交换了 FET  IPZA60R080P7 ...

不再出现毛刺脉冲。  即使我使用外部栅极驱动器、较大的 FET 中的一些器件也会导致栅极驱动器出现故障。

然后我对我的交流输入滤波器进行了一些升级

我添加了一个3.5mH 共模扼流圈、前置整流器-并将330nF X 电容降至22nF。
然后我在整流器和 PFC 级之间再添加了一个100uH 的直列式电感器(因此现在为250uH)...

这一切都导致在100W 下运行时 PF 约为0.98。

方案。  所有这些都是通过仅运行 A 相来完成的。  我已强制关闭突发模式和 B 相  当我启用 B 相时、情况就会变得非常糟糕。

在一个良好的周期中、两侧似乎都正确开关、整个周期内的交错性能良好-但 PF 已降至0.75、且在零伏点处存在严重的波失真。  似乎是电流限制或进入突发模式(即使突发阈值为零)、因为我可以看到 GDA 和 GDB 停止启动。  此外、VCOMP 降至零、然后上升至5V。  我明天会发布更多图片、因为我意识到我们需要更详细地对此进行深入探讨。
是否有人立即考虑为何引入第二阶段会对电流消耗和总体稳定产生如此巨大的影响？

和以前一样-我非常感谢您在这方面的帮助。

谢谢、Tom

您好、Tom、  

我同意您取得了很大的进步。   
上面的最后一个屏幕截图中显示的大部分 PF = 0.98都是由于负载较轻(100W)且线路频率为400Hz 时 X-cap 的相移所致。   
尽管显著减少了 X-cap、但这表明了其在轻负载下的影响、因为有效负载电阻开始接近电容电抗。  

鉴于启用 B 相时波形和 PFC 行为会显著下降、我认为 B 相的开关噪声会干扰控制信号。  我不确定是怎么做到的、但在仅启用 A 相、关闭 B 相时、行为肯定会更清晰。  
上述行为的图片将极大地帮助您了解可能发生的情况。   

如果确实是干扰、则很可能与 PCB 布局问题有关。   

我担心您对 VCOMP 降至零和升至5V 的描述。  这种情况发生时、我需要查看其时间刻度和运行条件。  我注意到您的原理图(位于该主题的顶部)中有56nF 和270pF 的电容。  您如何得出这些值(以及 R86)？  这些数值远低于50Hz 典型值的1/8。  补偿带宽可能过宽。   

此致、
Ulrich

我已经修改了 COMP 网络。  我现在有 Rz 27k、CZ 680n 和 Cp 10nF。  这并没有给稳定性带来很大的影响、但我在其他地方也取得了一些成功。

这是长时间内电感器电流(VINAC 电流)和 GDA 组合的结果、表明它会停止和启动-负载为200W 时、两个相位均处于活动状态。  电流的斜升是由于我们在 GDA 信号上看到的那些神秘毛刺所致。

而且、两侧彼此同相、我想这是因为它永远不会有机会稳定下来。
在100W 时、它可以更加稳定...

我们可以看到交错电流、但这样不平衡是正常的吗？  我希望更厚的是偶数锯齿。

因此、在较高负载下、让我们来解决稳定性问题。  COMP 信号飞跨的图像...

可以想象、输出电压也差别很大。

我在 ZCD 线路上摆弄了一些简单的电容滤波、在68pF 下、我设法获得了合理的信号、并消除了毛刺、一切都实现了稳定...

这是 VINAC (红色)、组合后的电流以黄色显示。  200W 负载下。

我的 最新 问题是、虽然 A/B 开关 在 VINAC 的零点附近交错、但它们会在一小段时间内进入相位(并且频率会下降)。  然后、当它们返回到交错模式时、它们几乎在周期结束时保持同相。

它在不同的负载下具有相同的功能。  这是负载为300W 的情况下的曲线图...

在较低功耗(100W)下、它似乎保持在交错模式、但我在零点附近听到断断续续的声音。

我想我们可能会做到这一点。  今天、我研究了 CS 信号、因为我感觉到进入同相的行为与电流限制器的记录特性相关。
我在 CS 上添加了稍多的噪声滤波(从1nF 增加到10nF)、然后噪声更低、...

该图显示了整个周期内可爱的平衡双相开关-此处的功率为600W、这是我目前为止对电路的目标。  接下来是引入开关 C 和 D、然后推至1200W。
Ulrich、感谢您的帮助。