[参考译文] TPS56C231：输出正常前、电源正常激活

admin

Other Parts Discussed in Thread: TPS56C231, TPS56C231EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1459188/tps56c231-powergood-active-before-output-ok

器件型号：TPS56C231

工具与软件：

您好！

我使用 TPS56C231作为带有其他电压电源的 PCB 上的0V85驱动器。我有以下电源排序：...->5V_REG ->0V85 ->0V9 ->...

0V9电源通过 TPS56C231 (PG_0V85)的 PG 信号激活

测量结果表明、在0V85导通之前 PG_0V85会出现一个短脉冲：

这会导致短时间启用0V9、这是有问题的。

PG_0V85在10k 至5VREG 范围内被拉至高电平：

除了该上拉和与0V9驱动器输入的连接、PG0V85不连接到任何其他位置。

我可以使用评估板 TPS56C231EVM 重现此行为。

我已通过10k 将 PG 连接到 Vin。

这显示了 PG 上的小脉冲、但事实并非如此。

在将 PG 拉高至内部 TPS56C231EVM 电压 VREG5的原始电路中、不会发生该脉冲：

我的简历：

电源正常输出被拉至在启用 TPS56C231之前开启的电压-> PG 信号上有故障短路脉冲
电源正常输出被拉至内部 TPS56C231 VREG5 ->预期行为(无脉冲)

这是已知问题吗？或者我是唯一可以观察到这种脉冲的人吗？在启动期间是否有一段时间内 PG 输出未定义？是否必须将 PG 连接到 VREG5？

非常感谢

9 个月前

0 admin 9 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

似乎有一些干扰导致 PGOOD 最初在短时间内置位。此干扰也可能由 EN 信号、Vin 信号等引起这些信号是如何提供的？您能否同时为 VIN、Vout、EN、PG 和 VREG 提供更多波形、以查看这种干扰是如何引起的？ TI 建议将10k Ω 上拉电阻器上拉至 VREG5。您还可以尝试降低上电序列的压摆率吗？减慢启动速度可以使信号平滑并降低干扰风险。

谢谢！

Calan

0 admin 9 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Calan：

感谢您的答复。

信号的提供方式如下：

VIN：LM73606RNPT 电压输出(5V)
EN：LM73606RNPT 的电源正常输出、通过10k 上拉至 Vin

我测量了信号、您可以在下面看到这些信号：

Vin、EN、PG、Vout：

Vin、VREG、PG、Vout：

除了 PG 上的干扰、我看不到任何意外的细节。 Vout 的上升时间也在预期范围内。您是否看到任何异常？

此外、我还发现、如果电压电源相当快地关闭然后再次打开(在10秒内)、则不会发生 PG 干扰。仅当器件断电超过大约30秒时才会发生这种情况。这可以在我的器件和评估板上观察到。

在下一步中、我将增加软启动时间。

此致、

0 admin 9 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

更新了：将软启动时间从4.7ms 加倍到9.4ms (额外增加了47nF)并没有改变干扰：

0 admin 9 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

感谢您分享这些波形。您能否分享输入电压、输出电压、FSW、输出电流等完整条件？另外、是否在任何极端环境温度下进行了测试？

您能否共享完整原理图？您提到过、评估板的原理图很好、因为这也会出现在 EVM 上。

谢谢！

Calan

0 admin 8 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Calan：

请参阅修改后的评估板原理图(修改后的元件如下所列)：

R3连接到 Vin、而不是连接到 VREG5
C7 = 200nF
R4 = 160k Ω
R5 = 20k Ω
Cout (C11..C16)= 200uF
VIN = 5V
VOUT = 0.85V
Fsw = 800kHz
Iout = 0A (开环)
TSS = 21ms

在 EVM 上、我未施加任何负载、并且发生了干扰。

我在室温(20..25°C)下完成了所有测试。

进行此修改后、我可能会产生以下 PG 干扰(与初始 POST 中的图相同)：

您能否再现侧面的干扰？

(我的设计仅在 C7 [我的设计为47nF]和负载 Zinq Ultrascale+ FPGA XCZU4EV-1SFVC784E 中有所不同)

有关更多详细信息或说明、我很乐意为您提供帮助。

非常感谢。

0 admin 8 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

感谢您提供这些信息。以下是我对此的反馈：

R3连接到 Vin 而不是 VREG5 - 修改
C7 = 200nF - 修改
R4 = 160k Ω-正常
R5 = 20k Ω-正常
Cout (C11..C16)= 200uF -正常、确保有效 Cout 保持在100uF 以上
VIN = 5V -正常
VOUT = 0.85V -正常
Fsw = 800kHz—正常
Iout = 0A (开环)-良好
TSS = 21ms -软启动需要比这更快

总体而言、我看到的主要潜在问题是将 PGOOD 连接到 VIN。通常、我在 TPS56C231原理图中没有看到这一点。通常、最佳方法是通过10k Ω 电阻器将其连接到 VREG5。我认为、这是 PGOOD 中出现干扰的唯一原因。大多数器件的元件和 BOM 看起来正常、似乎与此无关。请将10k Ω 的 PGOOD 连接到 VREG、并将 SS 电容器调整为0.047uF。 Vin、Vout 和 FSW 条件看起来正常。

此致！

Calan

0 admin 8 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Calan：

感谢您解决此问题。将 PGOOD 拉至 VREG5可解决干扰问题。

0 admin 8 个月前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

我很高兴这解决了这个问题。我现在要结束该主题。

如果有任何其他问题、请回复此主题或打开新主题、我将很乐意提供帮助。

谢谢！

Calan

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS56C231：输出正常前、电源正常激活