[参考译文] TPS56C231：输出正常前、电源正常激活

您好！

似乎有一些干扰导致 PGOOD 最初在短时间内置位。 此干扰也可能由 EN 信号、Vin 信号等引起 这些信号是如何提供的？ 您能否同时为 VIN、Vout、EN、PG 和 VREG 提供更多波形、以查看这种干扰是如何引起的？ TI 建议将10k Ω 上拉电阻器上拉至 VREG5。 您还可以尝试降低上电序列的压摆率吗？ 减慢启动速度可以使信号平滑并降低干扰风险。

谢谢！

Calan

尊敬的 Calan：

感谢您的答复。

信号的提供方式如下：

• VIN：LM73606RNPT 电压输出(5V)
• EN：LM73606RNPT 的电源正常输出、通过10k 上拉至 Vin

我测量了信号、您可以在下面看到这些信号：

Vin、EN、PG、Vout：

Vin、VREG、PG、Vout：

除了 PG 上的干扰、我看不到任何意外的细节。 Vout 的上升时间也在预期范围内。 您是否看到任何异常？

此外、我还发现、如果电压电源相当快地关闭然后再次打开(在10秒内)、则不会发生 PG 干扰。 仅当器件断电超过大约30秒时才会发生这种情况。 这可以在我的器件和评估板上观察到。

在下一步中、我将增加软启动时间。

此致、

更新了：将软启动时间从4.7ms 加倍到9.4ms (额外增加了47nF)并没有改变干扰：

您好！

感谢您分享这些波形。 您能否分享输入电压、输出电压、FSW、输出电流等完整条件？ 另外、是否在任何极端环境温度下进行了测试？

您能否共享完整原理图？ 您 提到过、评估板的原理图很好、因为这也会出现在 EVM 上。

谢谢！

Calan

尊敬的 Calan：

请参阅修改后的评估板原理图(修改后的元件如下所列)：

• R3连接到 Vin、而不是连接到 VREG5
• C7 = 200nF
• R4 = 160k Ω
• R5 = 20k Ω
• Cout (C11..C16)= 200uF
• VIN = 5V
• VOUT = 0.85V
• Fsw = 800kHz
• Iout = 0A (开环)
• TSS = 21ms

在 EVM 上、我未施加任何负载、并且发生了干扰。

我在室温(20..25°C)下完成了所有测试。

进行此修改后、我可能会产生以下 PG 干扰(与初始 POST 中的图相同)：

您能否再现侧面的干扰？

(我的设计仅在 C7 [我的设计为47nF]和负载 Zinq Ultrascale+ FPGA XCZU4EV-1SFVC784E 中有所不同)

有关更多详细信息或说明、我很乐意为您提供帮助。

非常感谢。

尊敬的 Calan：

感谢您解决此问题。 将 PGOOD 拉至 VREG5可解决干扰问题。