This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS53689:TPS53689和功率级之间感测信号的最大布线长度要求

Guru**** 2494635 points
Other Parts Discussed in Thread: TPS53689

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1482185/tps53689-max-trace-length-requirement-of-sense-signals-between-tps53689-and-power-stages

器件型号:TPS53689

工具与软件:

您好!

TPS53689和功率级之间连接的以下信号的最大布线长度是否有任何要求?

- TSENSE 信号(BTSEN/ATSEN/TSEN)
- ISENSE 信号(ACSP)
- VSENSE 信号(AVSP AVSN)

此致、

Makoto

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Makoto:

    对于 TSENSE、ISENSE 和 VSENSE 信号、没有关于最大布线长度的硬性要求。 但是、我们建议遵循以下布局指南:

    •在控制器和最近的功率级之间保持至少800mil 的距离

    •确保控制器和所有功率级必须共用一个公共接地层

    •以差分方式将 CSPx/VREF 从控制器路由至每个功率级的 IOUT/REFIN 引脚(在安静的内层上)。 或者、在控制器和功率级之间创建一个较小的 VREF 铜平面、并将 CSPx 布线嵌入 VREF 平面内。

    •PWMx 必须布置在另一个安静的内部层上、并且不能在 CSPx/VREF 差分对旁边的同一层上。

    最重要的布局建议:在功率级输入电压(标称值为12V)覆铜、过孔、布线与任何敏感模拟或 SVID 接口线路(如 CSP 和 VSP)之间保持至少40mil 的间隙。

    这些指南可在完整的数据表中找到、如需获取、请发送电子邮件至 vr@list.ti.com

    此致、

    Maha

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Maha:

    感谢您的快速响应。

    谢谢!

    此致、

    Makoto