[参考译文] TPS650861：在 VSYS 处电压快速变化期间、PMIC 会降低电压

Joan、您好！

美国2月17日公共假日 他们将 在下一个工作日回到您的身边。  

BR, Jari.

尊敬的 Ioan：

感谢您在 e2e 上联系我们。 您可以向我发送私人消息。

您是否尝试过增加 VSYS 处的电容值并查看是否可以控制它？

Sathish

您好！

增大 VSYS 上的电容仅略微降低了电压增大、但仍然所有 PMIC 输出都会下降。

数据表中几乎没有关于 Vbias 的详细信息。 仅表明电容器的典型值为100nF。 此内部稳压器是否可能出现问题？ 可以使用哪些其他值。

此致、

Ioan

您好！

也将 Vbias 电容增加至200n。 没有变化。 已将与1U 并行的100nF 添加到 LDO5P0并且未做任何更改。

始终所有电源轨下降(LDO5P0、所有 PMIC 输出)。 可能是什么原因?

此致、

错误提示-页面未找到抱歉,你所发送的页面不存在!

您好！

LDO5P0上的总电容为4u7 (在其输出引脚56处)+ 2u2 (在 DRV5V_2_A1引脚8处)+ 2u2 (在 DRV5V_1_6引脚38处)

此致、

Ioan

尊敬的 Ioan：

感谢您发送编修。 在引脚 V5ANA 和引脚 PVIN345处有多大的电容？ 请尝试增加这些电容值、这是实现更好的瞬态性能所必需的。

对于控制器、请尝试将电容在 DRV5V_x_x 处加倍

Sathish

尊敬的 Sathish：

V5ANA 连接到为系统生成3.3V 电压的 PIMIC 输出。 在这个电源轨上有许多电容器。 在 V5ANA 的旁边有4u7、但正如我提到的、电容要大得多...我没有统计所有的电容、但可能约为200-300 uF。

每个 PVIN (3、4、5)具有10uF。

Vref 具有200nF。

但为什么 LDO5P0也会下降(4u7+2u2+2u2)？ (此电源轨与 PMIC、逻辑控制输入或我了解的任何其他内容无关；它只是一个没有电压保护的 LDO；我在这里遗漏了什么？)  

此致、

Ioan

尊敬的 Sathish：

该输入端的电压(VSYS)完全在数据表中指定的范围内。 这意味着浪涌不是问题。

如果有问题、PSRR 可能就是其中之一。

此致、

Ioan

尊敬的 Ioan：

我咨询了系统工程师、通常交流/直流前置稳压器应该负责这方面的工作。  

您是否尝试过在前置稳压器输出端添加额外电容？

Sathish

Ioan

原理图在 VSYS 处具有1uF、您将其增加到了多少？

Sathish

Ioan

我正在考虑添加一些高频电容器来降低电源尖峰。

您可以从0.1uF 开始、可能还需要使用其他一些值进行实验。

Sathish

请参阅 C722、C723、C731、C734、C733、C735和 C702。 它是很多的。

我们已经提到过100N 和200N 尝试过。

电容器的设计已经尝试过大型电解电容器。 没有变化。

Ioan

您提到了在 LDO5P0处将 Vref 电容从100nF 增加到200nF、并将100nF 并联到1uF。

您是否尝试过在 VSYS 上添加100nF？ VSYS 是主要系统输入电压和内部 LDO 的5V 和3.3V 输入。

Sathish

尊敬的 Sathish：

我在很多地方添加了100nF、但行为没有变化。

现在有一个问题与 Buck2相关。 它具有反馈引脚1和2 (FBVOUT2和 FBGND2)。 中未填充 R725。 我能否在此位置安装电容器来滤除任何潜在的反馈噪声？ 最大值是多少？ (我尝试了100nF、但我觉得在我的测试中它更糟糕)

我还在引脚13 (CTL1)处添加了100nF (以及1uF)、以启用 Buck2 (根据我的编程)。 此输入的敏感性如何？ (注意：所有其他降压转换器均通过另一个具有8ms 延迟的降压转换器的电源正常启用、因此它们可能在此延迟时具有一些隐藏的滤波、但 Buck2由 CTL1直接启用)

此致、

Ioan

尊敬的 Ioan：

我看到您在不同的地方尝试了100nF 电容器、是否尝试用于 VSYS 的电容器非常靠近 PMIC SYS 引脚？ 您能否用0.01uF 的电容代替它并尝试一下？ 请记住、我们正在尝试对不耦合到 PMIC 输入的高频组件进行去耦。 我们不是要增加的电容值、而是吸收高频分量、并且必须非常靠近 PMIC SYS 引脚。 此外、我还不确定在 PMIC 输出端添加这些小电容器是否有好处、例如在 Vref、Vbias 或 FB 引脚等处添加这些小电容器。我们正尝试 PMIC 来防止该窄脉冲出现。

Sathish